Operatsion transkonduktans kuchaytirgichi (Operational Transconductance Amplifier, OTA) — kirishidagi differensial kuchlanishni chiqish tokiga aylantiradigan analog kuchaytirgichning asosiy blokidir. Ushbu tadqiqot ultra past kuchlanishli (Ultra-Low-Voltage, ULV) va ultra kam quvvatli (Ultra-Low-Power, ULP) CMOS zanjirlarida ikki OTA yondashuvini taqqoslaydi: kirish signali MOSFETning gate terminaliga beriladigan gate-driven (GD, gate orqali boshqariladigan) tuzilma va signal MOSFETning body/bulk terminaliga beriladigan bulk-driven (BD, bulk orqali boshqariladigan) tuzilma. Taqqoslash analitik zanjir tenglamalari va bir xil 180 nm TSMC CMOS texnologiya modeli bilan bajarilgan pre-layout simulyatsiyalariga asoslanadi.

Tadqiqotning asosiy muhandislik muammosi quyidagicha: GD MOS tranzistori kirish signalini kanal ustidan kuchliroq boshqargani sababli yuqoriroq transkonduktans, kuchaytirish va pastroq shovqin berishi mumkin; ammo juda past ta’minot kuchlanishlarida gate-source kuchlanishi va threshold kuchlanish talablari kirish common-mode diapazonini cheklaydi. BD yondashuvida kirish signali bulk terminali orqali berilgani uchun kirish yoʻli MOS threshold kuchlanishiga xuddi shu tarzda bogʻlanmaydi va rail-to-railga yaqin kirish common-mode ishlashi mumkin boʻladi. Buning evaziga bulk transkonduktansi \(g_{mb}\) gate transkonduktansi \(g_m\) dan past bo‘ladi.

Tadqiqot ushbu kamchilikni kamaytirish maqsadida ikkala OTAda ham self-cascode composite transistor (SCCT) dan foydalanadi. SCCT bir xil turdagi ikkita MOSFET ketma-ket ulangan va gate terminallari umumiy qilingan murakkab tranzistor tuzilmasidir. Asosiy maqsadi klassik cascode’ning qoʻshimcha bias kuchlanishi va kuchlanish headroom xarajatini imkon qadar oshirmasdan samarali chiqish qarshiligini ko‘tarish va shu orqali kuchlanish kuchaytirishini oshirishdir.

Nominal sharoitlarda GD OTA uchun 136,3 dB DC kuchaytirish, 30,9 kHz GBW va 1 kHz da 0,56 μV/√Hz kirishga keltirilgan shovqin xabar qilingan. BD OTA ayni taqqoslashda 124,7 dB DC kuchaytirish, 19,35 kHz GBW va 1,45 μV/√Hz shovqin beradi. Shu bilan birga, BD OTA 0,4 V ta’minotda ishlagan, GD OTA uchun esa 0,5 V ishlatilgan; BDning kompensatsiya sigʻimi 600 fF, GDniki esa 1,8 pF bo‘lgan. Kichikroq kompensatsiya sigʻimi BD tuzilmasining katta-signal slew-rate va settling xatti-harakatidagi ustunligining asosiy sabablaridan biridir.

Natijalarni toʻgʻri talqin qilish “BD har jihatdan GDdan yaxshiroq” yoki buning aksi shaklida emas. Manba yuqoriroq kuchaytirish, pastroq kirish shovqini va kengroq tarmoqli kenglik talab qiladigan ilovalarda GD yondashuvi; pastroq ta’minot kuchlanishi, juda keng kirish common-mode diapazoni va yaxshiroq katta-signal o‘tkinchi rejim xatti-harakati zarur bo‘lgan tizimlarda esa BD yondashuvi afzal ekanini ko‘rsatadi.

Ushbu maqoladagi toʻgʻridan-toʻgʻri BD–GD taqqoslash pre-layout simulyatsiyalariga asoslanadi. Mualliflarning avvalgi ishida ishlatilgan BD zanjiri ishlab chiqarilib tajribaviy tasdiqlangan bo‘lsa-da, ushbu maqoladagi GD analogining tajribaviy o‘lchovi mavjud emas; shu sababli ikki arxitekturaning ekvivalent taqqoslanishi bir xil simulyatsiya muhitida bajarilgan.

Tadqiqotning asosiy muammosi nima?

Energiya yigʻish orqali ishlaydigan IoT tizimlari, kiyiladigan elektronika, biotibbiy front-endlar va implantatsiya qilinadigan tizimlar kabi ilovalarda analog zanjirlar yuzlab millivolt darajasidagi ta’minotlar va nanoamper darajasidagi bias toklarida ishlashi talab qilinishi mumkin. Ta’minot kuchlanishining MOS threshold kuchlanishiga yaqinlashishi yoki undan pastga tushishi klassik analog CMOS topologiyalarida kuchlanish headroom muammosini kuchaytiradi.

nMOS differensial juftligi va tail tok manbai ko‘rib chiqilganda, standart gate-driven tuzilmada kirish common-mode kuchlanishining quyi chegarasi taxminan kirish MOSFETining zarur \(V_{GS}\) qiymati bilan tail tok manbaining toʻyinish \(V_{DS}\) talabining yigʻindisiga bogʻliq. Ta’minot 500 mV yoki undan pastga tushirilganda ushbu kuchlanishlar yigʻindisi mavjud ta’minot diapazonining muhim qismini egallashi mumkin.

Tadqiqotdagi adabiyot bo‘shlig‘i shundaki, BD va GD OTAlar alohida ko‘plab ishlarda o‘rganilgan bo‘lsa-da, bir xil texnologiya va taqqoslanadigan quvvat sharoitlarida tizimli, analitik va mustahkamlikka yo‘naltirilgan bevosita taqqoslashlar cheklangan. Mualliflar ushbu ishda analitik tenglamalar, o‘tkinchi rejim tahlili, process cornerlar, harorat va ta’minot o‘zgarishlari hamda 1000 iteratsiyali Monte Carlo mismatch tahlilini bir xil taqqoslash doirasiga birlashtiradilar.

Bulk-Driven va Gate-Driven OTA O‘rtasidagi Asosiy Farq Nima?

Gate-driven OTAda kirish signali MOSFETning gate terminaliga beriladi va kanal toki asosan \(g_m\) orqali boshqariladi; bulk-driven OTAda esa kirish signali bulk/body terminaliga beriladi va samarali kirish transkonduktansi pastroq bo‘lgan \(g_{mb}\) dir. BD yondashuvi ushbu transconductance yo‘qotishi evaziga threshold kuchlanishni kirish signal yo‘lidan katta darajada ajratib, juda past ta’minot kuchlanishlarida kengroq kirish common-mode diapazonini hosil qiladi.

Zaif inversiya va ostona-osti sohasida MOS toki

Tadqiqotning nazariy asosi MOSFETning zaif inversiya sohasidagi xatti-harakatidir. Kuchli inversiyada kanal toki taxminan kvadrat qonun bo‘yicha o‘zgarsa, ostona-osti/zaif inversiyada tashish mexanizmi diffuziya ustun bo‘lgan holatga o‘tadi va tok kuchlanishlarga eksponensial bogʻliq bo‘ladi.

Manba Tenglama (1):

\[ I_D = I_{D0}\frac{W}{L} e^{\frac{V_{GS}-V_{th0}}{nV_T}} e^{\frac{(n-1)V_{BS}}{nV_T}} \left(1-e^{-\frac{V_{DS}}{V_T}}\right) \tag{1} \]

Bu yerda \(I_D\) drain tokidir. \(I_{D0}\), \(V_{GS}=V_{th0}\) shartiga bogʻliq jarayon asosidagi tok parametridir. \(W/L\) tranzistor eni/uzunligi nisbatidir. \(V_{GS}\) gate-source, \(V_{BS}\) bulk-source, \(V_{DS}\) drain-source kuchlanishidir. \(V_{th0}\) nol bulk bias sharoitidagi threshold kuchlanishni; \(V_T=kT/q\) esa termik kuchlanishni bildiradi.

\(n\) ostona-osti qiyalik omili bo‘lib, manbada:

\[ n=1+\frac{C_{dep}}{C_{ox}} \]

munosabati bilan tushuntiriladi. Standart CMOS jarayonlarida manba keltirgan tipik \(n\) diapazoni taxminan 1,2–1,4 dir.

Termik kuchlanish \(V_T=kT/q\) bo‘lgani uchun haroratga bogʻliq. \(k\) Boltzmann doimiysi, \(T\) mutlaq harorat va \(q\) elektron zaryadidir. Manba 300 K da \(4V_T\) taxminan 100 mV ekanini qayd etadi.

Ostona-osti toʻyinishida tenglama nega soddalashadi?

Manba \(V_{DS}\geq3V_T\sim4V_T\) bo‘lganda Tenglama (1) dagi:

\[ 1-e^{-V_{DS}/V_T} \]

had taxminan 1 ga yaqinlashishini qabul qiladi. Natijada drain toki:

\[ I_D = I_S e^{\frac{V_{GS}-V_{th0}}{nV_T}} e^{\frac{(n-1)V_{BS}}{nV_T}} \tag{2} \]

ko‘rinishiga keltiriladi va:

\[ I_S=I_{D0}\frac{W}{L} \]

deb ta’riflanadi.

Tenglama (2) gate va bulk kuchlanishlari drain tokiga eksponensial ta’sir qilishini ko‘rsatadi. Biroq bulk kuchlanishining eksponensial koeffitsiyentida \((n-1)\) omili mavjud; \(n-1\) birdan kichik bo‘lgani uchun bulk terminali gate darajasida kuchli kanal boshqaruvini ta’minlay olmaydi.

Manba afzal ko‘rgan zaif inversiya diapazoni

Manba \(g_m/I_D\) nisbati maksimumga yaqin va taxminan doimiy bo‘lib qolishi uchun:

\[ V_{th0}-4V_T < V_{GS} < V_{th0}-3V_T \tag{3} \]

shartini beradi.

Bu yerda muhim terminologik tafsilot mavjud. Maqola sarlavhasi va ko‘plab bo‘limlarda “deep-subthreshold” iborasi ishlatilsa-da, nazariy bo‘lim \(V_{GS}<V_{th0}-4V_T\) hududiga yanada chuqur kirilganda mismatch ortishi, leakage toklar \(I_D\) bilan taqqoslanadigan bo‘lishi va mobillik/trap ta’sirlari muhimlashishini ko‘rsatib, bu haddan tashqari chuqur hududdan qochish kerakligini aytadi. Shu sababli “deep-subthreshold” iborasini barcha VGS qiymatlari uchun cheksiz ravishda yanada past kuchlanish degan ma’noda talqin qilish to‘gʻri emas.

Gate va bulk transconductance nega farq qiladi?

Gate transkonduktansi drain tokining gate kuchlanishiga kichik-signal sezgirligidir:

\[ g_m= \frac{\partial I_D}{\partial V_{GS}} = \frac{I_D}{nV_T} \tag{4} \]

\(g_m\) birligi siemens (S). Bir xil drain tokida \(V_T\) va \(n\) kamaygani sari \(g_m\) ortadi. Ushbu munosabat zaif inversiya nega yuqori \(g_m/I_D\) samaradorligini berishini tushuntiradi:

\[ \frac{g_m}{I_D}=\frac{1}{nV_T} \]

Bulk transkonduktansi esa:

\[ g_{mb}= \frac{\partial I_D}{\partial V_{BS}} = (n-1)g_m \tag{5} \]

bo‘ladi. Demak \(n=1,2\) bo‘lsa nazariy nisbat taxminan 0,2; \(n=1,4\) bo‘lsa taxminan 0,4. Bu BD kirish bosqichi ayni ish nuqtasidagi GD kirish bosqichiga qaraganda nega pastroq transconductancega ega ekanini tushuntiruvchi asosiy matematik munosabatdir.

Bulk ta’siri koeffitsiyenti η

Kuchli inversiyada manba \(g_{mb}/g_m\) nisbatini \(\eta\) bilan ifodalaydi:

\[ \eta= \frac{g_{mb}}{g_m} = \frac{\gamma} {2\sqrt{2\phi_F-V_{BS}}} \tag{6} \]

\(\gamma\) MOS body-effect koeffitsiyenti, \(\phi_F\) Fermi potensiali va \(V_{BS}\) bulk-source kuchlanishidir. \(\eta\) o‘lchamsiz nisbatdir.

Depletion sigʻimi:

\[ C_{dep} = \frac{\varepsilon_{si}}{x_d} = \sqrt{ \frac{q\varepsilon_{si}N_A} {2(2\phi_F-V_{BS})} } \tag{7} \]

ko‘rinishida beriladi. \(\varepsilon_{si}\) kremniyning elektr o‘tkazuvchanlik xususiyatini, \(x_d\) depletion sohasi kengligini va \(N_A\) akseptor legirlash zichligini bildiradi.

Manba:

\[ \gamma= \frac{\sqrt{2q\varepsilon_{si}N_A}} {C_{ox}} \]

ifodasini Tenglama (6) ga qo‘yib:

\[ \eta= \frac{\sqrt{2q\varepsilon_{si}N_A}} {2C_{ox}\sqrt{2\phi_F-V_{BS}}} = \frac{C_{dep}}{C_{ox}} \tag{8} \]

natijasiga keladi.

Shunday qilib:

\[ \eta= \frac{C_{dep}}{C_{ox}} = n-1 \tag{9} \]

olinadi.

Ushbu tenglamalar zanjirining asosiy mazmuni shuki, kuchli va zaif inversiyada ishlatiladigan batafsil tranzistor tenglamalari farq qilsa ham, bulk terminalining kanalga nisbiy ta’siri depletion/oxide sigʻimiy bogʻlanish bilan bogʻliq. Manba \(n=1,2–1,4\) uchun \(\eta\) taxminan 0,2–0,4 oraligʻida bo‘lishi mumkinligini bildiradi.

Kuchli va zaif inversiya o‘rtasidagi asosiy farqlar

Self-Cascode Tuzilmasi Ultra Past Kuchlanishda Nega Ishlatiladi?

Self-cascode composite transistor (SCCT) bir xil turdagi ikkita MOSFETni ketma-ket ulab, gate terminallarini umumiy qilish orqali klassik cascodega o‘xshash tarzda samarali chiqish qarshiligini oshiradigan, biroq qo‘shimcha mustaqil cascode bias kuchlanishi ehtiyojini kamaytiradigan tuzilmadir. Ushbu tadqiqot SCCTni ayniqsa BD kirish bosqichidagi past \(g_{mb}\) ning kuchaytirishdagi kamchiligini yuqoriroq chiqish qarshiligi orqali qisman qoplash uchun ishlatadi.

Self-cascode topologiyasining ishlash mantiqi

SCCTda ikkala tranzistor bir xil turga mansub. Manba ularni \(M_{casc}\) va \(M_{main}\) deb ataydi. Ketma-ket ulangan tranzistorlarning gate uchlari umumiy. Pastki/main tranzistorning W/L nisbati yoki kanal uzunligi yuqori/cascode tranzistordan farqli tanlanib, ish nuqtasi sozlanadi.

Self-cascode samarali chiqish qarshiligi

Manba Tenglama (10):

\[ r_{out,eff} = r_{ds,casc} +r_{ds,main} + (g_{m,casc}+g_{mb,casc}) r_{ds,casc}r_{ds,main} \]

\[ r_{out,eff} \approx (g_{m,casc}+g_{mb,casc}) r_{ds,casc}r_{ds,main} \tag{10} \]

\(r_{ds,casc}\) va \(r_{ds,main}\) tranzistorlarning kichik-signal drain-source chiqish qarshiliklaridir. \(g_{m,casc}\) va \(g_{mb,casc}\) yuqori tranzistorning gate va bulk transconductance qiymatlaridir.

Ko‘paytma hadi ustun bo‘lsa, murakkab qurilmaning chiqish qarshiligi bitta MOSFETning \(r_{ds}\) qiymatidan ancha yuqori bo‘lishi mumkin. Kuchlanish kuchaytirishi transconductance bilan chiqish qarshiligining ko‘paytmasiga bog‘liq bo‘lgani uchun bu ayniqsa past \(g_{mb}\) li BD kirish bosqichida muhim.

SCCTning samarali transconductance’i

Manba Tenglama (11):

\[ g_{m,eff} = \frac{g_{m,main}} { 1+ \frac{1} { r_{ds,main} \left( g_{m,casc}+g_{mb,casc}+g_{ds,casc} \right) } } \approx g_{m,main} \tag{11} \]

Ketma-ket tranzistorlardan bir xil kichik-signal toki o‘tgani va toʻyinishda maxrajdagi tuzatish hadi kichik bo‘lgani uchun samarali transconductance taxminan main tranzistorning \(g_m\) i bilan belgilanadi.

Self-cascode kuchlanish kuchaytirishi

\[ A_v = g_{m,eff}r_{out,eff} \approx g_{m,main} \left[ (g_{m,casc}+g_{mb,casc}) r_{ds,casc}r_{ds,main} \right] \tag{12} \]

Tenglama (12) self-cascode kuchaytirishining oshishi “bepul transconductance yaratish”dan emas, asosan samarali chiqish qarshiligini kattalashtirishdan kelishini ko‘rsatadi.

W/L, kanal uzunligi va threshold kuchlanish tanlovi

Manba SCCT dizaynida uchta muhim trade-offni muhokama qiladi. Bir xil drain toki saqlanadigan bo‘lsa, BD tranzistorini kattaroq W/L bilan zaif inversiyaning maksimal \(g_m/I_D\) hududida ushlab turish maqsad qilinadi. Bir xil transconductance maqsad qilinsa, BD OTA taxminan \(1/\eta\) nisbatida yuqoriroq tok talab qilishi mumkin; bu esa parazitik sig‘imlarni kattalashtiradi.

Chiqish qarshiligini oshirish uchun \(M_{casc}\) kanal uzunligini oshirish mumkin. Kanal uzunligi modulyatsiyasining kamayishi \(r_{ds,casc}\) ni kattalashtirib, Tenglama (10) dagi samarali chiqish qarshiligini oshiradi.

Threshold kuchlanish nuqtai nazaridan manba cascode tranzistorida medium-threshold (MVT), main tranzistorida standard-threshold (SVT) qurilmasidan foydalanishni muhokama qiladi. Ushbu tanlov, ayniqsa, taxminan \(V_{DS}\geq3V_T\) toʻyinish shartini ultra past ta’minotda saqlashni osonlashtirish uchun qo‘llanadi.

Gate-driven OTA topologiyasi

GD arxitekturasi ikki bosqichli OTAdir. Differensial kirish signali p-kanalli kirish SCCT juftining gate terminallariga beriladi. Kirish tranzistorlarining bulk terminallari doimiy \(V_A\) bias kuchlanishiga ulanadi.

Tail toki M7 orqali ta’minlanadi. M3/M4 SCCT faol yuklari differensial tokni single-ended signalga aylantiradi. Ikkinchi kuchaytirish bosqichida M6 common-source murakkab tranzistori va M5 yuk tuzilmasi ishlatiladi.

Manba GD arxitekturasida vertikal tranzistor stack taxminan 5 \(V_{DS,SAT}\) headroom talab qilishini bildiradi. Odatdagi \(V_{DS,SAT}\approx100\) mV farazida kerakli ta’minot taxminan 500 mV.

Chastota kompensatsiyasi \(C_C\) bilan current-buffer Miller compensation yordamida ta’minlanadi.

Bulk-driven OTA topologiyasi

BD arxitekturasining birinchi bosqichi tailsiz differensial kirish juftidir. Kirish ta’siri bulk terminallari orqali hosil qilinadi. M3/M4 SCCTlar faol yuk va differensialdan single-endedga o‘tkazish vazifasini bajaradi.

Ikkinchi bosqich gate-driven common-source tuzilmasidadir. M5 yuk tranzistorining bulk terminali inverslovchi kirishga ulanishi manba tomonidan class-AB xatti-harakati bilan bog‘lanadi.

M7–M10 tranzistorlaridan iborat yordamchi bias tarmog‘i \(V_B\) kuchlanishini hosil qiladi. Ushbu bias kuchlanishi kirish common-mode darajasidagi o‘zgarishlarga javob berib, differensial va chiqish tarmoqlaridagi ish toklarini barqarorlashtirishni maqsad qiladi.

BD arxitekturasi ko‘pi bilan to‘rtta tranzistorli vertikal stack ishlatgani sababli taxminan 4 \(V_{DS,SAT}\) headroom talab qiladi. \(V_{DS,SAT}\approx100\) mV uchun manba minimal ta’minotni taxminan 400 mV deb beradi.

Ikki bosqichli OTAning DC kuchaytirishi

Manba ikki bosqichli OTAning umumiy differensial DC kuchaytirishini:

\[ A_{DM}(0) = G_{m1}R_{o1}G_{m2}R_{o2} \tag{13} \]

deb ta’riflaydi.

\(G_{m1}\) va \(G_{m2}\) birinchi va ikkinchi bosqichlarning samarali transconductance qiymatlari; \(R_{o1}\) va \(R_{o2}\) esa ushbu bosqichlarning chiqish qarshiliklaridir. Kuchaytirish o‘lchamsiz V/V nisbatidir va natijalarda dB ko‘rinishida beriladi.

Har ikki dizaynda ikkinchi bosqich va chiqish qarshiliklarini o‘xshash saqlashga intilganligi sababli asosiy farq birinchi bosqichda yuzaga keladi. GDda \(G_{m1}=g_m\), BDda \(G_{m1}=g_{mb}\) bo‘lgani uchun:

\[ \frac{A_{DM}^{GD}(0)} {A_{DM}^{BD}(0)} = \frac{g_{m1a,2a}} {g_{mb1a,2a}} = \frac{1}{\eta} \tag{14} \]

olinadi. Masalan, \(\eta=0,38\) bo‘lsa ideallashtirilgan analitik kuchaytirish nisbati taxminan \(1/0,38\) bo‘ladi. dB farqi manba tomonidan \(20\log(1/\eta)\) orqali taxminan 8,4 dB deb beriladi; haqiqiy nominal simulyatsiya farqi taxminan 12 dB.

GBW va kompensatsiya sig‘imi munosabati

Ikki bosqichli OTAda dominant qutb Miller kompensatsiyasi bilan hosil qilinadi. Manba:

\[ \omega_{p1} = \frac{1} {R_{o1}G_{m2}R_{o2}C_C} \]

munosabatidan kelib chiqib:

\[ GBW= \frac{G_{m1}}{C_C} \tag{15} \]

natijasidan foydalanadi.

Tenglamaning o‘ng tomoni o‘lchov jihatdan s⁻¹ beradi. Manba buni GBW munosabati sifatida ishlatadi, simulyatsiya natijalarini esa kHz da xabar qiladi. Verianla bayonida manba tenglamasining ta’rifi o‘zgartirilmagan.

Faza zaxirasi nega ikkinchi qutbga bog‘liq?

O‘ng yarim tekislikdagi nol ta’siri e’tiborga olinmaganda manba faza zaxirasini:

\[ \phi_m= 90^\circ- \arctan \left( \frac{GBW}{\omega_{p2}} \right) \tag{16} \]

deb ifodalaydi.

Ikkinchi qutb taxminan ikkinchi bosqich transconductance’i va yuk sig‘imi bilan bog‘liq bo‘lgani sababli tegishli ifodalar Tenglama (16) ga qo‘yilganda:

\[ \phi_m= 90^\circ- \arctan \left( \frac{G_{m1}C_L} {G_{m2}C_C} \right) \tag{17} \]

olinadi.

Bu yerda \(C_L\) yuk sig‘imi, \(C_C\) Miller kompensatsiya sig‘imidir. \(G_{m1}\) kamayganda ayni faza zaxirasi uchun \(C_C\) ham kamaytirilishi mumkinligi ko‘rinadi.

BD kirish bosqichida \(G_{m1}=g_{mb}=\eta g_m\) bo‘lgani uchun manba:

\[ C_C^{BD} \approx \eta C_C^{GD} \tag{18} \]

munosabatini keltirib chiqaradi.

Haqiqiy zanjirda ikkinchi tartibli ta’sirlar mavjud bo‘lgani uchun simulyatsiyada \(C_C^{BD}/C_C^{GD}\) nisbati aynan \(\eta\) emas. Manba BD uchun 600 fF, GD uchun 1,8 pF tanlagan.

Bulk-Driven OTA Nega Yuqoriroq Slew Rate Ko‘rsata Oladi?

Bulk-driven OTAning yuqoriroq slew-rate ko‘rsatishining asosiy sababi o‘xshash barqarorlik maqsadida pastroq \(G_{m1}\) tufayli kichikroq Miller kompensatsiya sig‘imidan foydalanish mumkinligidir. Bir xil bias tokida \(SR_{int}=I_{bias}/C_C\) bo‘lgani uchun \(C_C\) ning kamayishi ichki slew-rate’ni oshiradi; manba BD topologiyasining tailsiz/class-AB xususiyatlari ham katta-signal o‘tkinchi rejimiga hissa qo‘shishini bildiradi.

Ichki slew-rate tenglamasi

\[ SR_{int} = \frac{I_{bias}}{C_C} \tag{19} \]

\(I_{bias}\) amper, \(C_C\) farad bo‘lsa natija V/s birligida chiqadi. Bir xil tokda \(C_C\) yarmiga tushsa ideal ichki slew-rate ikki baravar ortadi. Manbaning BD uchun 600 fF, GD uchun 1,8 pF ishlatishi ushbu ustunlikning asosiy dizayn sababidir.

Shovqin tenglamasi

Manba kirishga keltirilgan kuchlanish shovqini quvvat spektral zichligini taxminan:

\[ S_{v,in}(f) \approx \frac{8kT\gamma}{G_{m1}} \left( 1+ \frac{g_{m3b,4b}} {G_{m1}} \right) + \frac{K_f} {C_{OX}^2WLf} \tag{20} \]

ko‘rinishida beradi.

Birinchi had termik/oq shovqin komponentini, ikkinchi had 1/f flicker shovqin komponentini bildiradi. \(k\) Boltzmann doimiysi, \(T\) harorat, \(\gamma\) termik shovqin koeffitsiyenti; manba uzun kanalli tranzistorlar uchun taxminan 2/3 qiymatini eslatadi. \(K_f\) flicker shovqin koeffitsiyenti, \(C_{OX}\) birlik yuzaga gate oxide sig‘imi, \(W\) va \(L\) tranzistor geometriyalari va \(f\) chastotadir.

Tenglamada \(G_{m1}\) maxrajda bo‘lgani sababli pastroq kirish transconductance’i yuqoriroq termik shovqinga olib keladi. BDning asosiy shovqin kamchiligi shundan keladi.

GD arxitekturasining CMRR tenglamasi

Common-mode rad etish nisbati (Common-Mode Rejection Ratio, CMRR) differensial kuchaytirishning common-mode kuchaytirishga nisbatidir. Manba GD OTA uchun DC CMRRni:

\[ CMRR_{GD}(0) \approx 2 \frac{g_{m1,2}+g_{mb1,2}} {\varepsilon} r_{d7} \tag{21} \]

deb beradi.

\(r_{d7}\) tail tok manbai M7ning chiqish qarshiligidir. \(\varepsilon\) M3B–M4B tok oynasining nisbiy xatosini bildiradi va manba uni \(i_{d4}/i_{d3}=1+\varepsilon\) deb ta’riflaydi.

GD arxitekturasining PSRR munosabati

Ta’minotni rad etish nisbati (Power-Supply Rejection Ratio, PSRR) ta’minotdagi o‘zgarish chiqishga qay darajada bostirilgan holda o‘tishini bildiradi. Manba:

\[ PSRR_{GD}(0) \approx 2\frac{g_{m1,2}}{\varepsilon}r_{d7} \approx \frac{g_{m1,2}} {g_{m1,2}+g_{mb1,2}} CMRR_{GD}(0) \tag{22} \]

munosabatidan foydalanadi. Shu sababli GD zanjirida DC PSRR va CMRR qiymatlari o‘xshash tartibda bo‘lishi kutiladi.

BD yordamchi bias tarmog‘ining common-mode xatti-harakati

BD tuzilmada common-mode kirish yordamchi bias tarmog‘i orqali \(V_B\) kuchlanishini o‘zgartiradi. Manba:

\[ v_{B,CM} = - \frac{ 2g_{mb7A,8A}R_{oB} }{ 1+2g_{m7A,8A}R_{oB} } v_{i,CM} \tag{23} \]

munosabatini beradi.

Manba shuningdek yordamchi tarmoqning ekvivalent kichik-signal qarshiligini:

\[ R_{oB}=(g_mr_d)_{9A}r_{d9B} \]

deb ta’riflaydi.

Ushbu bias o‘zgarishining kirish juftidagi kichik-signal tokiga hissasi:

\[ i_{d1A,2A,CM} = g_{m1A,2A}v_{B,CM} + g_{mb1A,2A}v_{i,CM} \tag{24} \]

ko‘rinishidadir.

Tenglama (23) Tenglama (24) ga qo‘yilganda:

\[ i_{d1A,2A,CM} = \frac{g_{mb1A,2A}} {1+2g_{m7A,8A}R_{oB}} \left[ 1+ 2R_{oB} \left( g_{m7A,8A} - g_{m1A,2A} \frac{g_{mb7A,8A}} {g_{mb1A,2A}} \right) \right] v_{i,CM} \tag{25} \]

olinadi.

BD arxitekturasining CMRR ifodasi

Manba kirish bosqichining differensial kuchaytirishini \(A_{DM}^{BD}(0)=g_{mb1a,2a}R_{o1}\) deb qabul qilib:

\[ CMRR_{BD}(0) = \frac{ 1+2g_{m7A,8A}R_{oB} }{ \left[ 1+ 2 \left( g_{m7A,8A} - g_{m1A,2A} \frac{g_{mb7A,8A}} {g_{mb1A,2A}} \right) R_{oB} \right] \varepsilon' } \tag{26} \]

ifodasiga keladi.

\(\varepsilon'\) BD tuzilmadagi tegishli M3B–M4B tok oynasining nisbiy mismatch hadidir. Manbaning analitik talqini shunday: yordamchi M7–M8 tranzistorlari asosiy M1–M2 kirish tranzistorlari bilan mos nisbatlarda matching qilinsa, qavs ichidagi farq hadi sezilarli darajada bekor bo‘lishi mumkin. \(R_{oB}\) ning yuqori bo‘lishi ham suratdagi common-mode teskari aloqa kuchaytirishini oshiradi. Shu sababli BDning past \(g_{mb}\) iga qaramay DC CMRR qiymati GD bilan raqobatbardosh yoki ayrim sharoitlarda undan yuqori bo‘lishi mumkin.

Tadqiqot Usuli va Natijalari

Taqqoslashning simulyatsiya asosi

Ikki zanjir bir xil 180 nm TSMC CMOS texnologiya modeli bilan amalga oshirilgan. Manba SCCT tuzilmalarida ikki threshold kuchlanish sinfidan foydalanadi.

• nMOS medium-threshold \(V_{TH0}\): 310 mV
• nMOS standard-threshold \(V_{TH0}\): 500 mV
• pMOS medium-threshold \(V_{TH0}\): −240 mV
• pMOS standard-threshold \(V_{TH0}\): −490 mV

Tranzistor o‘lchamlari taxminan \(|V_{DS}|=100\) mV subthreshold toʻyinish mezonini ta’minlaydigan tarzda optimallashtirilgan.

Tranzistor geometriyalari va asosiy dizayn sozlamalari

Nominal kichik-signal parametrlari

Manba ushbu qiymatlardan har ikki tegishli tranzistor guruhi uchun \(\eta\approx0,38\) nisbatini chiqaradi. BD zanjirida 105,8 nS bulk transconductance bilan 276,2 nS gate transconductance o‘rtasidagi nisbat taxminan shu qiymatni beradi.

Nominal chastota javobi

GD arxitekturasi taxminan 12 dB yuqoriroq nominal DC kuchaytirish ko‘rsatgan. Manbaning sodda \(\eta\) munosabatiga ko‘ra nazariy farq 8,4 dB; haqiqiy simulyatsiya farqining kattaroq bo‘lishi chiqish qarshiliklari va ikkinchi tartibli zanjir ta’sirlarining to‘liq teng emasligi bilan izohlanadi.

Manba GD va BD chastota egri chiziqlari past chastota hududlarida o‘xshash pasayish qiyaligiga ega ekanini, biroq GD dizaynida unity-gain hududidagi peaking sababli kesishish chastotasi 30,9 kHz gacha cho‘zilganini bildiradi. BD uchun mos qiymat 19,35 kHz.

GDdagi peaking manba tomonidan kompleks qo‘shma qutblar bilan bog‘lanadi va bu kompensatsiyani BD tuzilmasiga nisbatan qiyinlashtirishi qayd etiladi.

Manba har ikki topologiyaning tarmoqli kengligi mHz darajasidan taxminan 10 kHz gacha bo‘lgan past chastotali biopotensial ilovalar uchun ECG, EEG va EMG front-endlari nuqtai nazaridan yetarli bo‘lishi mumkinligini muhokama qiladi. Bu bayon klinik tasdiq emas; zanjir tarmoqli kengligini ma’lum biopotensial chastota diapazonlari bilan muhandislik jihatdan taqqoslashdir.

CMRR va PSRR chastota xatti-harakati

Nominal DCda BD CMRR qiymati 115 dB atrofida, GD qiymati 106 dB deb xabar qilingan. Shunday qilib, BD nominal DC sharoitida common-mode signalni bostirishda yuqoriroq natija bergan.

PSRR bo‘yicha nominal DC qiymatlar bir-biriga yaqinroq: GD 107 dB, BD 104,5 dB. Biroq chastota oshgani sari GD PSRR kengroq tarmoqni saqlashi xabar qilingan. Manba misolida 10 kHz atrofida GD taxminan 50 dB rad etishni saqlagan, BD javobi esa sezilarli yomonlashgan.

Kichik-signal va katta-signal o‘tkinchi rejimi

Manba kichik-signal step testi uchun 20 mV peak-to-peak kirishdan foydalangan. Nominal musbat/manfiy %1 settling vaqtlar:

• BD: 95,47 / 79,83 μs
• GD: 112,9 / 98,37 μs

Katta-signal testi 300 mV peak-to-peak kirish bilan o‘tkazilgan. Ayni quiescent current sharoitida BD egri chizig‘i tikroq bo‘lib, tezroq katta-signal xatti-harakatini bergani ko‘rsatilgan. Manba buni bevosita BD uchun kerak bo‘lgan kichikroq \(C_C\) bilan bog‘laydi.

Shovqin natijalari

10 mHz flicker shovqinda 96,4/36,7 taxminan 2,6; 1 kHz oq shovqinda 1,45/0,56 ham taxminan 2,6 nisbatini beradi. Manba bu nisbat \(1/\eta\approx2,6\) bilan taxminan mos kelishini ta’kidlaydi.

Process corner tahlili

CMOS dizaynida TT, FF, FS, SS va SF ifodalari umumiy process-corner nomlanishidir. Birinchi harf nMOS, ikkinchi harf pMOS tezlik sinfini anglatadi; T tipik, F tez, S sekin qurilma corneridir. Ushbu tushuntirish process-corner nomlarini anglashga oid umumiy CMOS dizayn ma’lumotidir; sonli natijalar manba simulyatsiyasidan keladi.

Manba har ikki topologiya ham process cornerlar ostida umuman mustahkam xatti-harakat ko‘rsatishini bildiradi. GD kuchaytirish va shovqin bo‘yicha ustunligini saqlab qolsa, BDning CMRR va katta-signal metriklari ko‘plab cornerlarda kuchli qoladi.

1000 iteratsiyali Monte Carlo mismatch tahlili

Monte Carlo tahlili jarayon mismatch sezgirligini bitta nominal simulyatsiya o‘rniga statistik taqsimot sifatida baholaydi. Manba har ikki arxitektura ko‘plab metriklarda taqqoslanadigan standart og‘ishlarga ega ekanini bildirishi bilan birga, offset taqsimoti ayniqsa BDda kengroq ekanini sonli tarzda ko‘rsatadi.

Harorat o‘zgarishi

Har ikki arxitekturada 80 °C da DC kuchaytirish va GBW pasayadi. GD barcha haroratlarda yuqoriroq kuchaytirish va GBW bersa, BD katta-signal metriklaridagi ustunligini saqlaydi. Manba ayniqsa 80 °C da BD CMRR GDdan sezilarli yuqori chiqqanini ta’kidlaydi.

Ta’minot kuchlanishi o‘zgarishi

Manba BD ishlashi ta’minot kuchlanishiga GDdan sezgirroq ekanini bildiradi. Buning sababi bulk transconductance bias va substrate sharoitlariga kuchli bog‘liq bo‘lishidir.

Bulk-Driven OTA Kirish Common-Mode Diapazonida Nima Beradi?

Manba 9-jadval BD OTAning kirish common-mode kuchlanishi ta’minot shinalariga yaqinlashganda GDga qaraganda foydalanishga yaroqliroq ishlashni saqlashini ko‘rsatadi. Buning asosiy sababi BD kirish yo‘lida gate threshold kuchlanishi signal headroomini bevosita cheklamasligidir; biroq shinalarga juda yaqinlashganda BD ishlashi ham yomonlashadi va rail-to-rail iborasi barcha metrikalar har bir kirish darajasida o‘zgarmas qoladi degani emas.

Manba 9-jadvalning 390 mV qatoridagi GD %1 settling-time katagi PDFda “577.7335.9” ko‘rinishida bosilgan. Ikki son orasida ajratuvchi belgi ko‘rinmagani uchun Verianla matni buni taxmin qilib “577,7/335,9 μs” yoki boshqa qiymatga aylantirmagan. Ayni qatorda BD settling vaqtlar 128,6 / 95,6 μs deb o‘qiladi.

State-of-the-art taqqoslashining ma’nosi

Manba 10-jadval taklif etilgan/to‘plangan natijalarni yaqin davrdagi ULV/ULP OTA ishlari bilan taqqoslaydi. Jadvalning muhim jihati shuki, barcha ustunlar bir xil dalil turiga ega emas. Izohlarda a = measured, b = estimated, c = simulated, d = single-ended va e = to‘rtta namunaning o‘rtachasi deb belgilangan.

Manba talqiniga ko‘ra GDning yuqoriroq GBWsi FOM_S ni, BDning yuqoriroq katta-signal tezligi esa FOM_L ni afzal qiladi.

Tadqiqot qo‘llab-quvvatlaydigan natijalar

• Bir xil texnologiya va taqqoslanadigan bias sharoitlarida GD OTA yuqoriroq kirish transconductance’i va yuqoriroq nominal DC kuchaytirish beradi.
• GD OTA kirishga keltirilgan oq va flicker shovqin bo‘yicha BDdan yaxshiroq natija beradi.
• BD OTA pastroq ta’minot kuchlanishida ishlay oladi.
• BD kirish tuzilmasi gate threshold kuchlanishining kirish signal yo‘liga olib keladigan headroom cheklovini katta darajada kamaytiradi.
• BD OTA kirish common-mode diapazoni bo‘yicha, ayniqsa ta’minot shinalariga yaqin darajalarda GDga muhim ustunlik berishi mumkin.
• SCCT tuzilmasi har ikki topologiyada chiqish qarshiligi va kuchaytirishni oshirishda samarali.
• BDning pastroq \(G_{m1}\) i o‘xshash faza zaxirasida kichikroq Miller kompensatsiya sig‘imidan foydalanishga imkon beradi.
• Kichikroq \(C_C\) BD OTAning katta-signal slew-rate va settling vaqtidagi ustunligiga asosiy hissa qo‘shadi.
• BD CMRR nominal va ayrim PVT sharoitlarida GD kabi yaxshi yoki undan yuqori bo‘lishi mumkin.
• Har ikki arxitektura process corner, harorat va ta’minot o‘zgarishlarida ishlashi mumkin; biroq metrikalar bo‘yicha sezgirligi bir xil emas.
• 1000 iteratsiyali Monte Carlo natijalari mismatch ta’sirlarini ikki arxitekturada miqdoriy baholash imkonini bergan.

Tadqiqot qo‘llab-quvvatlamaydigan umumlashtirishlar

Tadqiqot BD OTA har bir ilovada GD OTAdan ustun ekanini ko‘rsatmaydi. Shovqin, DC kuchaytirish va tarmoqli kenglik kabi mezonlar ustuvor bo‘lganda GDning aniq afzalliklari bor.

Tadqiqot GD OTA barcha ultra past kuchlanishli ilovalarda yaxshiroq ekanini ham ko‘rsatmaydi. Kirish headroomi va rail-to-railga yaqin common-mode ishlash kerak bo‘lganda BD arxitekturasi sezilarli ustunlik beradi.

Hozirgi bevosita taqqoslash ikki yangi fizik chipning laboratoriya o‘lchovi emas. Har ikki zanjirning taqqoslanadigan natijalari pre-layout simulyatsiyadan olingan. Avvalgi BD amalga oshirishining o‘lchangan natijalari adabiyot taqqoslashida alohida ishlatilgan.

Tadqiqotda ishlatilgan 180 nm TSMC jarayonidagi natijalar boshqa CMOS tugunlariga, boshqa foundry jarayonlariga yoki turli tranzistor body kirish tuzilmalariga ayni raqamlar bilan bevosita ko‘chirilmaydi.

Bulk-driven dizaynni amalga oshirish foydalanish mumkin bo‘lgan bulk terminallarini talab qiladi. Manba triple-well yoki mustaqil-well jarayon talabi, bulk-source birikmasining oldinga qutblanish xavfi va latch-up muammolari kabi amaliy cheklovlarni kirish bo‘limida muhokama qiladi.

Manba 0,4 V dan past sharoitlar body-source birikmasining kuchli oldinga qutblanishini cheklashi mumkinligini muhokama qilsa-da, bu holat barcha jarayonlar va barcha layout sharoitlari uchun universal xavfsizlik kafolati sifatida talqin qilinmasligi kerak.

Tadqiqotning kuchli tomonlari

Tadqiqotning kuchli jihatlaridan biri BD va GD farqini faqat bitta nominal kuchaytirish qiymati bilan baholamasligi; tranzistor darajasidagi analitik tenglamalar, chastota kompensatsiyasi, shovqin, CMRR/PSRR, slew-rate, process corners, harorat, ta’minot, common-mode kirish va Monte Carlo mismatch natijalarini birgalikda ko‘rib chiqishidir.

Ikkinchi kuchli jihat taqqoslash bir xil CMOS texnologiya modelida va bir xil 10 nA bias toki asosida bajarilganidir. Ta’minot kuchlanishlari topologiyalarning haqiqiy headroom talablariga ko‘ra BD uchun 0,4 V, GD uchun 0,5 V tanlangan.

Asosiy cheklovlar

• Hozirgi BD–GD bevosita taqqoslash pre-layout simulyatsiyaga asoslangan.
• GD analogi uchun ayni ko‘lamdagi fizik o‘lchov mavjud emas.
• Texnologiya 180 nm TSMC bilan cheklangan.
• Bulk terminalining mavjudligi jarayon tanloviga bog‘liq.
• BD tuzilmada past \(g_{mb}\) shovqin va kichik-signal kuchaytirishga salbiy ta’sir qiladi.
• Bulk transconductance bias va substrate sharoitlariga sezgir bo‘lgani uchun BD ta’minot o‘zgarishiga ko‘proq sezgir bo‘lishi mumkin.
• Manbaning 9-jadvalida bitta settling-time katagining tipografik ajratilishi noaniq; bu qiymat manbadan tashqari taxmin bilan tuzatilmagan.
• Maqolaning “deep-subthreshold” terminologiyasi va Tenglama (3) dan keyingi yanada chuqur ostona-osti hududidan qochish kerakligi haqidagi tushuntirish birgalikda o‘qilishi lozim.

Natijalarning muhandislik nuqtai nazaridan ma’nosi

Tadqiqotning eng muhim xabari bulk-driven yondashuvni faqat “past transconductance sababli yomon gate muqobili” sifatida baholamaslik kerakligidir. BD arxitekturasi gate-driven tuzilma juda past kuchlanishlarda duch keladigan headroom muammosini boshqa tranzistor boshqaruv terminalidan foydalanib hal qiladi; buning evaziga kuchaytirish va shovqin bo‘yicha xarajat qiladi.

Self-cascode yondashuvi BDning past transconductance’ini bevosita oshirmaydi. Aksincha, samarali chiqish qarshiligini kattalashtirib, umumiy kuchaytirishni saqlashga urinadi. Bu farq muhim; SCCT \(g_{mb}\) ni \(g_m\) ga aylantiruvchi tuzilma emas.

Xuddi shuningdek, BDning yuqori slew-rate ustunligi ham “bulk terminali fizik jihatdan tezroq” deb talqin qilinmasligi kerak. Manba tahlilida asosiy mexanizm pastroq \(G_{m1}\) sababli kichikroq kompensatsiya sig‘imidan foydalanish mumkinligi va BD chiqish tuzilmasining katta-signal xatti-harakatidir.

Xulosa qilib, dizayn tanlovi maqsad talabiga bog‘liq. Yuqoriroq kuchaytirish, pastroq shovqin va yuqoriroq kichik-signal tarmoqli kengligi ustuvor bo‘lsa GD; juda past ta’minot kuchlanishi, shinalarga yaqin kirish common-mode diapazoni va kuchli katta-signal o‘tkinchi rejim xatti-harakati ustuvor bo‘lsa BD mosroq boshlang‘ich nuqtadir.

Manba va Usul Haqida Izoh

Asl sarlavha: Bulk-Driven vs. Gate-Driven OTAs in Deep-Subthreshold ULV Operation: Analytical and Robustness Comparison in Self-Cascode Architectures

Mualliflar: Salvatore Pennisi; Marco Privitera; Muhammad Omer Shah.

Mualliflar tartibi: Manbadagi tartib aynan saqlangan.

Teng hissa: Manbada teng birinchi mualliflik/teng hissa bayonoti mavjud emas.

Mas’ul muallif: Salvatore Pennisi.

Muassasa: DIEEI — Dipartimento di Ingegneria Elettrica Elettronica e Informatica, University of Catania, 95125 Catania, Italy.

Jurnal: Chips.

Nashriyotchi: MDPI, Basel, Switzerland.

Jild / son / maqola raqami: 5 / 2 / 14.

DOI: 10.3390/chips5020014.

Rasmiy DOI havolasi: https://doi.org/10.3390/chips5020014

Qabul qilib olingan sana: 1 may 2026.

Tahrir sanasi: 7 iyun 2026.

Qabul qilingan sana: 12 iyun 2026.

Nashr sanasi: 14 iyun 2026.

Manba turi: Article — analitik va zanjir simulyatsiyasiga asoslangan original tadqiqot maqolasi.

Taqriz holati: Chips xalqaro taqrizdan o‘tadigan ochiq kirishli MDPI jurnalidir; tadqiqot nashr etilgan jurnal maqolasidir.

Preprint holati: Ko‘rib chiqilgan maqolada alohida preprint versiyasi ko‘rsatilmagan. Tadqiqot mualliflarning 2025 ICECS konferensiyasidagi oldingi dastlabki taqdimotini kengaytirganini aniq bildiradi.

Litsenziya: Creative Commons Attribution — CC BY.

Asosiy ilmiy usul: Zaif inversiya/ostona-osti MOS analitik modeli; self-cascode kichik-signal tahlili; ikki bosqichli BD va GD OTA pre-layout simulyatsiya taqqoslashi; process-corner, harorat, VDD, kirish common-mode va Monte Carlo mismatch tahlillari.

CMOS texnologiyasi: TSMC 180 nm.

Asosiy bias toki: 10 nA.

Nominal ta’minot: BD = 0,4 V; GD = 0,5 V.

Nominal kompensatsiya: BD = 600 fF; GD = 1,8 pF.

Monte Carlo: 1000 iteratsiya, 27 °C.

Tajriba / simulyatsiya ajratilishi: Ushbu maqoladagi bevosita BD–GD taqqoslash ikki pre-layout simulyatsiyasiga asoslanadi. Manbaning avvalgi BD tadqiqoti fizik o‘lchov bilan tasdiqlangan; ekvivalent GD o‘lchov ma’lumoti bo‘lmagani sababli hozirgi taqqoslash simulyatsiya bazasida saqlangan.

Muallif hissalari: Konseptuallashtirish: Salvatore Pennisi. Ma’lumotlarni kuratsiya qilish: Muhammad Omer Shah va Marco Privitera. Dastlabki qoralama: Salvatore Pennisi va Muhammad Omer Shah. Ko‘rib chiqish va tahrirlash: barcha mualliflar. Formal tahlil: barcha mualliflar. Nazorat: Salvatore Pennisi.

Moliyalashtirish: Tadqiqot SAMOTHRACE (ECS00000022) loyihasi doirasida ishlab chiqilgan va European Union NextGeneration EU orqali MUR-PNRR tomonidan moliyalashtirilgan.

Etik qo‘mita: Qo‘llanilmaydi.

Axborotli rozilik: Qo‘llanilmaydi.

Ma’lumotlardan foydalanish imkoniyati: Mualliflar tadqiqotning original hissalari maqola ichida ekanini va qo‘shimcha savollar mas’ul muallifga yo‘naltirilishi mumkinligini bildiradilar.

Manfaatlar to‘qnashuvi: Mualliflar manfaatlar to‘qnashuvi yo‘qligini bildirgan.

Manba ichidagi tipografik noaniqlik: 9-jadvalning ICM = 390 mV qatoridagi GD %1 settling-time katagi PDFda “577.7335.9” ko‘rinadi. Manbada ajratuvchi aniq bo‘lmagani uchun Verianla bu qiymatni taxmin asosida o‘zgartirmagan.

Terminologiya izohi: Maqola “deep-subthreshold” iborasini umumiy ULV ishlash kontekstida qo‘llaydi; nazariy bo‘lim esa \(V_{GS}<V_{th0}-4V_T\) hududidagi yanada chuqur ishlashda mismatch, leakage va trap ta’sirlari ortishini ko‘rsatib, bu hududdan qochish kerakligini bildiradi.