Рамзгузории Пурраи Ҳомоморфӣ (Fully Homomorphic Encryption, FHE) — равиши рамзгузориест, ки имкон медиҳад ҳисобҳои муайян бевосита рӯи ciphertext анҷом дода шаванд, бе он ки маълумоти рамзшуда аввал ба матни ошкор табдил дода шавад, ва натиҷаи рамзшуда ҳангоми рамзкушоӣ аз ҷониби корбари ваколатдор ҳамон натиҷаро диҳад, ки ҳисобкунии мувофиқ рӯи маълумоти ошкор медиҳад. Ин таҳқиқот алгоритм ё суръатбахши нави FHE пешниҳод намекунад; он narrative review-и ба сахтафзор нигаронидашударо пешниҳод мекунад, ки рушди схемаҳои FHE дар солҳои 2009–2026, меъмориҳои сахтафзорие, ки тамоми системаи FHE-ро суръат мебахшанд, зарбкунакҳои полиномӣ ва зарбкунакҳои модулии ададҳои бутунро баррасӣ мекунад. Хулосаи асосии баррасӣ ин аст, ки масъалаи самаранокӣ дар сахтафзори FHE танҳо бо сохтани схемаи зарби тезтар ҳал намешавад; арифметикаи полиномӣ, bootstrapping, key switching, ҳаракати маълумот дар хотира, азнавтанзимшавандагӣ ва ҷараёни маълумоти хоси барнома бояд якҷоя ба назар гирифта шаванд.
Тибқи арзёбии муаллифон, суръатбахшҳои FHE-и асосёфта ба RLWE ба сабаби пояҳои қавитар ва стандартшудаи торӣ ва сохторҳои алгебравии чандир ба яке аз самтҳои бартаридоштаи таҳқиқоти муосири сахтафзор табдил ёфтаанд. Схемаҳои leveled FHE монанди BFV, BGV ва CKKS бо полиномҳои калон, Residue Number System (RNS), polynomial multiplication, relinearization, key switching ва идоракунии modulus кор мекунанд; дар ҳоле ки оилаи FHEW/TFHE модулҳои хурдтар ва bootstrapping-и сатҳи битро истифода мебарад. Ин фарқиятҳо самаранокии як суръатбахши собитро барои ҳамаи алгоритмҳои FHE ба як дараҷа душвор мегардонанд.
Баррасӣ таъкид мекунад, ки қисми муҳими суръатбахшҳои мавҷуда барои схемаҳои муайян ё амалиёти муайяни ҳастаӣ махсусгардонида шудаанд; гарчанде ин кор самаранокиро баланд мекунад, истифодаи такрории захираҳои умумии сахтафзор ва чандирии байниалгоритмиро маҳдуд месозад. Муаллифон пешбинӣ мекунанд, ки дар оянда воҳидҳои муштараки modular arithmetic, ҳастаҳои азнавтанзимшавандаи NTT/INTT, ҷараёни маълумоти барномарезишаванда, меъмориҳои ба bootstrapping нигаронидашуда ва ҳамтарроҳии барнома–алгоритм–сахтафзор аҳамияти бештар пайдо мекунанд.
Нисбатҳои хеле баланди суръатбахшӣ, ки дар манбаъ оварда шудаанд, ба як benchmark-и умумӣ тааллуқ надоранд. F1, HEAX, Poseidon, CHAM, HERACLES ва тарҳҳои дигар схемаҳои гуногуни FHE, технологияҳои гуногуни сахтафзор, параметрҳо, сарбориҳои корӣ ва хатҳои асосии гуногуни нармафзорро истифода мебаранд. Аз ин рӯ, масалан, арзиши суръатбахшии 1000×, 5000× ё 17.000×-ро бо арзиши суръатбахшии сатри дигар мустақим муқоиса карда, рейтинги универсалии самаранокӣ сохтан мумкин нест.
Дар баррасии арифметикаи ҳастаии таҳқиқот инчунин мисолҳои криптографияи торӣ, ки FHE нестанд, ба монанди Saber, ML-KEM, ML-DSA ва NTRU Prime, ҷой дода шудаанд. Онҳо ҳамчун “схемаи FHE” пешниҳод нашудаанд; балки ҳамчун мисолҳои муҳандисии татбиқи сахтафзории арифметикаи умумии полиномӣ, аз ҷумла NTT/INTT, Karatsuba ва Toom–Cook истифода шудаанд.
Ғояи асосии FHE чист?
Дар модели классикии ҳисоббарории беруна, агар соҳиби маълумот маълумоти ҳассоси худро ба сервер дар шакли ошкор фиристад, сервер метавонад ҳисобро осон анҷом диҳад, вале махфият метавонад аз байн равад. Ҳадафи FHE ин аст, ки сервер бидуни дидани мазмуни ошкори маълумот ҳисобро рӯи ciphertext анҷом дода тавонад. Корбар аввал маълумотро бо калиди худ рамзгузорӣ мекунад, абр танҳо ciphertext-ро коркард мекунад ва натиҷа боз дар шакли рамзшуда ба корбар бармегардад.
Калимаи “ҳомоморфӣ” дар ин сохтор ба он ишора мекунад, ки байни амалиёти математикӣ рӯи маълумоти ошкор ва амалиёт рӯи намояндагии рамзшуда робитаи нигоҳдошташуда аз ҷиҳати натиҷа вуҷуд дорад. Масъалаи муҳандисии FHE на танҳо дар имконпазирии назариявии ин амалиёт, балки бештар дар он аст, ки дар амал чӣ қадар ҳисоббарорӣ, хотира, паҳнои банд ва масоҳати сахтафзор талаб мешавад.
Чаро ба ин баррасӣ ниёз буд?
Манбаъ мегӯяд, ки қисми муҳими баррасиҳои қаблии FHE бештар ба принсипҳои математикӣ, хусусиятҳои амниятӣ ва китобхонаҳои нармафзор тамаркуз кардаанд. Баъзе таҳқиқоте, ки суръатбахшии сахтафзорро баррасӣ кардаанд, ё бо солҳои муайян маҳдуд мондаанд, ё танҳо сатҳи умумии accelerator architecture-ро дида баромадаанд, ё ба як зерпроблемаи маҳдуд монанди CKKS bootstrapping диққат додаанд.
Ҳадафи муаллифон пур кардани ин холигӣ дар се сатҳ аст: арзёбии хронологии рушди схемаҳои FHE, таснифи суръатбахшҳои тамоми системаи FHE ва муқоисаи ҷудогонаи воҳидҳои хурддараҷаи сахтафзорӣ, ба монанди polynomial multiplier ва modular multiplier, ки самаранокиро муайян мекунанд.
Насли якуми FHE
Манбаъ оғози насли якумро ба сохтори Gen09-и Gentry дар соли 2009 мепайвандад. Gen09 ҳамчун аввалин равиши умумии FHE баррасӣ мешавад, ки рӯи торҳои идеалӣ сохта шуда, ҷамъ ва зарби ҳомоморфиро якҷоя дастгирӣ мекунад ва барои идора кардани садои ciphertext аз bootstrapping истифода мебарад.
Корҳои минбаъдаи SV10, SS10, GH11 ва GHS12a кӯшиш карданд масъалаҳое монанди андозаи ciphertext/калид, чуқурии decryption circuit ё самаранокии bootstrapping-ро беҳтар кунанд. Тибқи арзёбии баррасӣ, гарчанде аҳамияти назариявии ин схемаҳои насли аввал баланд аст, мураккабии сохторҳои алгебравӣ, ciphertext-ҳои калон ва арзиши баланди bootstrapping истифодаи амалиро маҳдуд кардаанд.
Насли дуюми FHE
Насли дуюм бо схемаҳои дар асоси LWE/RLWE ва ҳалқаҳои полиномӣ таҳияшуда алоқаманд аст. BV11a/BV11b, BGV, BFV ва CKKS намунаҳои марказии ин давраанд.
KeySwitching механизми табдилест, ки имкон медиҳад ciphertext дар ҳоле ки аз ҷиҳати функсионалӣ ҳамон маълумоти ошкорро намояндагӣ мекунад, зери калид/намояндагии дигар истифода шавад. Дар манбаъ он махсусан дар идоракунии андозаи ciphertext ё калидҳои арзёбӣ нақши муҳим дорад.
ModulusSwitching усулест, ки бо тағйир додани идорашавандаи модули ciphertext ба идоракунии садо ва арзиши ҳисоббарорӣ кумак мекунад.
Relinearization амалест, ки сохтори ciphertext-и пас аз зарби ҳомоморфӣ калоншударо ба шакли дубора идорашаванда табдил медиҳад.
Rescaling, махсусан дар модели ҳисобкунии ададҳои тақрибии CKKS, қисми идоракунии миқёс ва модул аст. Манбаъ CKKS-ро ҳамчун схемаи FHE барои ҳисобкунии тақрибии ададҳои воқеӣ баррасӣ мекунад.
Насли сеюми FHE
Манбаъ давраи сеюмро бо схемаҳои bit-bootstrappable монанди GSW, FHEW ва TFHE алоқаманд мекунад. Дар ин сохторҳо арзёбии якбитӣ ё мантиқӣ, blind rotation ва homomorphic accumulator барҷастаанд.
Гуфта мешавад, ки барои FHEW вақти bootstrapping ба камтар аз як сония расонида шудааст ва дар тарафи TFHE дар корҳои баъдӣ беҳбудиҳо то 52 ms ва сипас то 13 ms гузориш шудаанд. Инҳо натиҷаҳои таърихии корҳои гуногунанд; онҳо як таҷрибаи ягона бо як сахтафзор ё маҷмӯи параметрҳои якхела нестанд.
Фарқиятҳои асосӣ байни BFV, CKKS ва FHEW/TFHE
| Хусусият | BFV | CKKS | FHEW / TFHE |
|---|---|---|---|
| Навъ | Leveled FHE | Leveled FHE | Bit-bootstrappable |
| Компоненти ҳастаӣ | Зарби ҳомоморфӣ ва relinearization | Зарби ҳомоморфӣ ва relinearization | Homomorphic accumulator |
| Усули параллелӣ | RNS | RNS | Дар Ҷадвали 1-и манбаъ “None” |
| Табдили модул | Base extension / scaling | Тақрибии modulus up/down conversion | Дар Ҷадвали 1-и манбаъ “None” |
| Амали ҳастаӣ | Polynomial multiplication | Polynomial multiplication | Polynomial matrix multiplication |
| Арифметикаи асосӣ | Зарби адади бутун ва амалиёти модулӣ | Амалиёти модулӣ | Амалиёти модулӣ |
| Андозаи полином N | ≥ \(2^{12}\) | ≥ \(2^{12}\) | \(2^{10}\) ё \(2^{11}\) |
| \(\log_2 Q\) | ≥100 | ≥100 | ≤50 |
| Интихоби модул | Адади сода | Адади сода | Қувваи 2 ё адади сода |
Манбаъ инчунин қайд мекунад, ки дар схемаҳои leveled BFV/CKKS ҳангоми зарурати bootstrapping дараҷаи полином метавонад то сатҳи \(2^{16}\)–\(2^{17}\) баланд шавад ва модули ciphertext ба садҳо ё ҳатто ҳазорҳо бит бирасад. Инҳо параметрҳои қатъии ҳатмӣ нестанд, балки талаботи маъмули баланди захираҳоро, ки дар таҳқиқот муҳокима мешаванд, тавсиф мекунанд.
Гулӯгоҳи Асосии Суръатбахшии Сахтафзории FHE Чист?
Тибқи баррасӣ, гулӯгоҳи асосӣ арзёбии ҳомоморфӣ, махсусан polynomial multiplication, modular arithmetic, key switching ва bootstrapping-и такрорӣ зери андозаҳои калони полином ва модулҳои васеъ мебошад; бинобар ин на танҳо суръати воҳидҳои ҳисоббарорӣ, балки дастрасӣ ба хотира, ҳаракати маълумот, параллелизми RNS ва истифодаи такрории захираҳои сахтафзор низ самаранокии умумиро муайян мекунанд.
Чаро RNS истифода мешавад?
Residue Number System (RNS) равиши намояндагиест, ки имкон медиҳад ҳисобе, ки бояд зери модули калон иҷро шавад, дар чанд канал бо модулҳои хурдтар анҷом дода шавад. Манбаъ қобилияти схемаҳои leveled FHE монанди BFV ва CKKS-ро барои тақсим кардани модулҳои калони ciphertext ба модулҳои хурд ва коркарди параллелӣ ҳамчун бартарии асосии сахтафзории RNS шарҳ медиҳад.
Ин бартарӣ метавонад ҳамзамон base conversion, modulus conversion ва ҳаракати иловагии маълумотро талаб кунад. Аз ин рӯ, RNS усуле нест, ки “ҳисобро бидуни арзиш тез кунад”; он интихоби меъморист, ки арифметикаи ададҳои бузурги бутунро ба амалиёти параллелии муносибтар бо модулҳои хурд табдил медиҳад.
Таснифи суръатбахшҳои сахтафзории FHE
Суръатбахшҳои FHE-и асосёфта ба Integer
Дар суръатбахшҳои аввали FHE-и асосёфта ба integer ҳадафи асосӣ тез кардани зарбҳои хеле васеи ададҳои бутун буд. Манбаъ зарбкунакҳои FFT асосёфтаи Schönhage–Strassen ва монанди Comba-ро ҳамчун равишҳои асосии сахтафзории он давра нишон медиҳад.
Гуфта мешавад, ки муҳаррики 64K-нуқтаи FFT, ки Wang ва ҳамкоронаш рӯи Stratix-V сохтаанд, дар 100 MHz нисбат ба ҳамон алгоритми FFT рӯи NVIDIA C2050 тақрибан ду маротиба суръат ба даст овардааст. Дар тарҳи 90 nm ASIC-и Doröz ва ҳамкоронаш encryption 18,1 ms, decryption 16,1 ms ва recryption 3,1 s гузориш шуда, тарҳ камтар аз 30 миллион дарвоза доштааст.
Арзёбии умумии манбаъ ин аст, ки гарчанде ин тарҳҳо дар параметрҳои муайян муваффақият нишон додаанд, бо афзоиши андозаи калид ва талаботи ададҳои бутуни васеъ мушкилоти миқёспазирӣ, фишори хотира ва мутобиқшавии алгоритмӣ зиёд мешаванд.
Суръатбахшҳои асосёфта ба NTRU
Дар суръатбахшҳои YASHE ва LTV-и асосёфта ба NTRU, NTT, CRT/iCRT, modulus switching ва оптимизатсияҳои pipeline барҷастаанд. Манбаъ барои тарҳи YASHE-и Pöppelmann бо параметрҳои \(n=16384\) ва тақрибан 512-bit \(q\), ҷамъкунии ҳомоморфиро 0,94 ms ва зарби ҳомоморфиро 48,67 ms овардааст.
Дар суръатбахши бисёрҳастаии YASHE-и Roy, ҳисобкунии SIMON-64/128 ҳангоми коркарди параллелии 2048 ciphertext 171,3 s, барои ҳар блок 83,6 ms ва нисбат ба нармафзор 24,5× суръатбахшӣ гузориш мешавад. Дар системаи LTV CPU+FPGA-и Öztürk, арзёбии блоки ҳомоморфии AES 442 ms ва нисбат ба CPU/GPU мутаносибан 28,5× ва 17× суръатбахшӣ оварда шудааст.
Баррасӣ ба маҳдудиятҳои дарозмуддати ин самт ҳассосияти баъзе сохторҳои асосёфта ба NTRU ба subfield attack, вобастагӣ ба схема ва маҳдуд будани истифодаи такрории васеъро дохил мекунад.
Суръатбахшҳои асосёфта ба RLWE
Дар баррасӣ фаъолтарин самти таҳқиқоти муосир суръатбахшҳои BFV, BGV ва CKKS-и асосёфта ба RLWE мебошанд. Меъмориҳои HEPCloud, HEAX, Medha, F1, CraterLake, ARK ва Poseidon на танҳо як схемаи multiplier, балки коркарди бисёрҳастаӣ, каналҳои RNS, key switching, ҳаракати маълумот, instruction set-и барномарезишаванда ва иерархияи хотираро якҷоя баррасӣ мекунанд.
| Синф | Таҳқиқот / меъморӣ | Платформа | Схема | Хусусият ва маҳдудияти барҷастаи манбаъ |
|---|---|---|---|---|
| Integer | Wang | FPGA, Stratix-V | GH | Интегратсияи SSA+FFT; барои зарби хеле васеъ махсусгардонида шуда, умумият маҳдуд аст. |
| Integer | Doröz | 90 nm ASIC | GH | Суръатбахшии пурраи сахтафзор; арзиши баланди сахтафзор. |
| Integer | Moore | FPGA, Virtex-7 | Coron | Тарҳи сабук бо истифодаи самараноки қисмҳои DSP; вобастагӣ ба DSP ва чандирии маҳдуд. |
| NTRU | Pöppelmann | FPGA, Stratix-V | YASHE | Суръатбахшии ҳамаҷониба барои YASHE; махсусгардонии баланди схема. |
| NTRU | Roy | FPGA, Virtex-7 | YASHE | Тарҳи модулӣ ва азнавтанзимшаванда; бори иловагии идоракунӣ. |
| NTRU | Öztürk | FPGA, Virtex-7 | LTV-SHE | Аввалин суръатбахши FPGA барои LTV-SHE; вобастагӣ ба схема. |
| NTRU | Cousins / HEPU | FPGA, Virtex-7 | LTV | Суръатбахшии CRT/iCRT; бори scheduling. |
| RLWE | Roy / HEPCloud | CPU + FPGA, Virtex-6 | BFV | Суръатбахшии бисёрҳастаии BFV; мутобиқат маҳдуд. |
| RLWE | Mert | CPU + FPGA + ASIC | BFV | Оптимизатсияи сабуки NTT; reconfigurability маҳдуд. |
| RLWE | Turan / HEAWS | FPGA, Virtex UltraScale+ | BFV | Суръатбахшии BFV рӯи AWS FPGA; умумият маҳдуд. |
| RLWE | Riazi / HEAX | CPU + FPGA + ASIC, Stratix-10 | CKKS | Параллелизми бисёрқабата; бори зиёди захираҳои сахтафзор. |
| RLWE | Roy / Medha | FPGA, Alveo U250 | CKKS | Бисёрҳаста ва instruction-level parallelism; ба RNS-CKKS нигаронидашуда. |
| RLWE | Samardzic / F1 | 14/12 nm ASIC | BGV / CKKS | Барномарезишаванда ва дастгирии васеи алгоритмӣ; масоҳати калони ASIC. |
| RLWE | Samardzic / CraterLake | 14/12 nm ASIC | BGV / CKKS | Дастгирии Unbounded FHE; мураккабии баланди меъморӣ. |
| RLWE | Mert / Medha opt. | FPGA + 7 nm ASIC | CKKS | Равиши Microcoded instruction-set; маҳдудияти мутобиқат. |
| RLWE | Kim / ARK | 7 nm ASIC | BGV / CKKS | Самаранокии баланди хотира; иртибот/ҷараёни маълумоти мураккаб. |
| RLWE | Yang / Poseidon | FPGA, Alveo U280 | CKKS | Дастгирии пурраи bootstrapping; мураккабии идоракунӣ. |
| RLWE | Bertels | FPGA, ZCU102 | FHEW | Bootstrapping-и тези FHEW; вобастагӣ ба нигаҳдории калиди беруна. |
| RLWE | Jiang / MATCHA | ASIC/GPU | TFHE | Равиши FFT бе зарб; мутобиқат маҳдуд. |
| RLWE | Van / FPT | FPGA, Alveo U280 | TFHE | FFT-и нуқтаи собит; вобастагӣ ба калиди беруна. |
| RLWE | Zhang | FPGA, Alveo U280 | CKKS / TFHE | Switching байни схемаҳо; дар ҷадвали манбаъ яксамта нишон дода шудааст. |
Баъзе мисолҳои самаранокии RLWE, ки дар манбаъ барҷастаанд
- Версияи беҳтаршудаи бисёрҳастаии HEPCloud нисбат ба нармафзори оптимизатсияшуда беш аз 13× суръатбахшӣ гузориш медиҳад.
- HEAWS дар танзими дар манбаъ зикршуда дар як сония 613 homomorphic multiplication анҷом медиҳад.
- HEAX дар доираи васеи параметрҳои FHE 164–268× афзоиши самаранокиро гузориш медиҳад.
- Medha рӯи Xilinx Alveo U250 нисбат ба дигар суръатбахшҳои reconfigurable 2,4× latency-и камтар гузориш медиҳад.
- F1 нисбат ба татбиқҳои нармафзор geometric mean 5400× ва дар ҳолати муайян то 17.000× суръатбахшӣ гузориш медиҳад.
- CraterLake дар манбаъ нисбат ба F1 ҳамчун 11,2× суръатбахшӣ оварда шудааст.
- Poseidon дар benchmark-и FHE нисбат ба GPU ва ASIC мутаносибан 10,6× ва 8,7× суръатбахшӣ гузориш медиҳад.
- Тарҳи Bertels барои FHEW амали bootstrapping-ро дар камтар аз 20 ms анҷом медиҳад.
- MATCHA нисбат ба китобхонаи GPU-и cuHE дар throughput-и TFHE 2,3× беҳбудӣ гузориш медиҳад.
- FPT нисбат ба bootstrapping-и TFHE дар CPU ду–се тартиби бузургӣ беҳбудии throughput гузориш медиҳад.
- Сахтафзори CKKS–FHEW switching рӯи Xilinx U280 нисбат ба хатти асосии нармафзор 365× афзоиши самаранокии switching гузориш медиҳад.
Ин рақамҳо муқоисаҳои худи таҳқиқоти гуногунанд. Азбаски хатҳои асосӣ, параметрҳо ва сахтафзорҳои коэффисиентҳои суръатбахшӣ яксон нестанд, онҳоро набояд ҳамчун “рейтинги ғолибон” дар як миқёси уфуқӣ истифода бурд.
Суръатбахшҳои FHE-и ба барнома нигаронидашуда
Баррасӣ мегӯяд, ки таҳқиқоти сахтафзории FHE аз танҳо суръат додани primitive-ҳои умумии криптографӣ ба hardware–software co-design дар сатҳи барнома мегузарад. Се гурӯҳи асосии барномаҳо edge computing, federated learning ва artificial intelligence баррасӣ мешаванд.
| Соҳа | Тарҳ | Натиҷаи асосии дар манбаъ овардашуда | Ҳадди тафсир |
|---|---|---|---|
| Edge | HHEML | Камшавӣ/суръатбахшии >50× дар encryption latency-и муштарӣ ва тақрибан 2× афзоиши hardware throughput. | Равиши гибридии HE; ҳисоббарории вазнини ҳомоморфӣ ба сервер интиқол меёбад. |
| Edge | Pasta on Edge | 97× суръатбахшӣ нисбат ба FHE public-key client accelerators-и мавҷуда. | Дар заминаи татбиқҳои 7 nm ва 28 nm ASIC. |
| Edge | Embedded SEAL/CKKS NTT | Тақрибан 1000× суръатбахшӣ нисбат ба нармафзори холис. | Сарбории махсуси суръатбахшии NTT. |
| Federated learning | FedBit | Тақрибан ду тартиби бузургӣ суръатбахшӣ дар encryption ва %60,7 камшавии communication overhead-и миёна. | Бастабандии асосёфта ба BFV ва ҳамтарроҳии FPGA. |
| Federated learning | Yang ва ҳамкорон FL framework | То %71 камшавӣ дар training encryption time. | Манбаъ ошкор мегӯяд, ки Paillier partially homomorphic аст ва ин мисол барои муҳандисии FHE-FL ҳамчун истинод истифода мешавад. |
| AI | CHAM | 1800× дар matrix–vector multiplication, 36× дар logistic regression ва 144× дар тавлиди Beaver triple. | Муқоисаҳои FPGA-и хоси сарбории корӣ. |
| AI | FHE-CGRA | 8,15× самаранокӣ нисбат ба CGRA-и анъанавӣ; 16,48× самаранокии энергетикӣ нисбат ба суръатбахшҳои FPGA FHE-CNN. | Дар заминаи ҷараёни маълумоти CGRA. |
| AI | Cheetah | То 79× суръатбахшӣ нисбат ба равишҳои қаблӣ бо танзими параметрҳои HE ва operator scheduling. | Тарҳи муттаҳид барои Private DNN inference. |
| AI | HERACLES | 1074×–5547× дар амалиёти математикии FHE нисбат ба 24-core Intel Xeon W7-3455. | Дар заминаи Intel 3 nm, 8192-way SIMD SoC; ба як модели neural-network маҳдуд нест. |
Ҳалқаи полиномии арифметикаи ҳастаии FHE
Манбаъ арифметикаи ҳастаии полиномии схемаҳои асосии муосири FHE-ро тавассути чунин сохторҳои residue-class polynomial ring муҳокима мекунад.
\(\mathbb{Z}_q\) синфи ададҳои бутунеро нишон медиҳад, ки коэффисиентҳо дар модул \(q\) ҳисоб мешаванд; \(x\) тағйирёбандаи полиномӣ ва \(N\) андозаи полиномро нишон медиҳад. Тақсим бар \(x^N+1\) маънои онро дорад, ки ҳадҳои полиномии дараҷаи баланд тибқи ин робита кам карда мешаванд.
Муодила воҳиди физикӣ надорад; ин сохтори математикӣ ва алгебравӣ аст. Аз диди сахтафзор, калон шудани \(N\) шумораи коэффисиентҳои коркардшавандаро ва калон шудани \(q\) паҳнои битии арифметикаи коэффисиентҳоро зиёд мекунад. Аз ин рӯ, андозаи полином ва интихоби модул мустақиман ба multiplier, хотира ва тарҳи роҳи маълумот таъсир мерасонад.
Барои FHE Кадом Зарбкунандаи Полиномӣ Кай Интихоб Мешавад?
Дар диаграммаи қароргирии манбаъ, агар модули содаи мувофиқ ва шартҳои transform таъмин бошанд, NTT/INTT бартарӣ мегирад; агар ин шартҳо мувофиқ набошанд, вобаста ба андозаи полином ва маҳдудиятҳои сахтафзор интихоби Toom–Cook ё Karatsuba баррасӣ мешавад. Ин схема қоидаи универсалии қатъии интихоб нест, балки чорчӯбаи муҳандисии қароргирии баррасӣ барои нишон додани мутобиқати параметр–сахтафзор мебошад.
Мураккабиҳои NTT/INTT ва Toom–Cook/Karatsuba
Манбаъ барои polynomial multiplication-и асосёфта ба NTT/INTT мураккабии тақрибиро чунин медиҳад:
Дар ин ҷо \(N\) андозаест, ки ба шумораи коэффисиентҳои полином вобаста аст. Ифодаи Big-O воҳиди вақти физикӣ нест, балки бузургии асимптотикӣ мебошад, ки нишон медиҳад бо афзоиши андозаи масъала ҳаҷми амалиёти зарурӣ чӣ гуна миқёс мегирад.
Сохтори умумии мураккабӣ барои Toom–Cook-k дар манбаъ:
\(k\) нишон медиҳад, ки полином ба чанд зерқисм тақсим мешавад. Karatsuba ҳолати махсуси Toom–Cook-и дуқисмӣ мебошад. Аз ин рӯ барои \(k=2\) дараҷа \(\log_2 3\) мешавад. Расми 3-и манбаъ барои Karatsuba тақрибан \(O(N^{1.585})\), барои Toom–3 тақрибан \(O(N^{1.465})\) ва барои Toom–4 тақрибан \(O(N^{1.404})\)-ро нишон медиҳад.
Дараҷаи асимптотикии хурдтар худ аз худ маънои тезтар будани сахтафзори воқеиро надорад. Арзиши evaluation/interpolation, шумораи DSP, трафики хотира, сохтори pipeline ва имкони коркарди параллелӣ метавонанд latency-и умумиро тағйир диҳанд.
Шарти модул барои NTT
Муқоисаи TC/Karatsuba-и манбаъ нишон медиҳад, ки барои NTT/INTT дар амал \(N\) бояд қувваи ду бошад ва модул адади содае бошад, ки шарти зеринро қонеъ кунад:
Ин шарт бо интихоби модуле алоқаманд аст, ки сохторҳои решаи заруриро барои transform дастгирӣ мекунад. Аз диди сахтафзор, NTT роҳи зуд ва параллелшавандаи зарби полиномиро пешниҳод мекунад; дар иваз интихоби модул, хотираи twiddle-factor, воҳидҳои butterfly ва memory addressing метавонанд мураккабтар шаванд.
Polynomial multiplier-и асосёфта ба NTT/INTT
Number Theoretic Transform (NTT) ва inverse NTT (INTT) сохторҳои асосии арифметикӣ мебошанд, ки зарби полиномиро ба point-wise multiplication дар домени transform табдил медиҳанд. Манбаъ онҳоро яке аз муҳимтарин hardware primitive-ҳои схемаҳои асосёфта ба RLWE ва NTRU мешуморад.
Negative Wrapped Convolution (NWC) пешгирӣ мекунад, ки дар натиҷаи пуркунии сифрӣ дарозии transform то \(2N\) зиёд шавад ва онро дар \(N\) нигоҳ медорад; дар иваз пеш аз NTT ва пас аз INTT зарбҳои иловагии scaling-factor ба вуҷуд меоянд.
Барои тарҳи Pöppelmann манбаъ арзиши як polynomial multiplication-ро тақрибан чунин медиҳад:
Тибқи шарҳи манбаъ, қисми муҳими ҳади иловагии \(5.5n\) аз боркунии коэффисиентҳо, point-wise multiplication ва амалиёти post-scaling меояд. Барои \(n=512\), 10.014 cycle ва 4 BRAM гузориш шуда, дар муқоисаи нормализатсияшудаи баъдӣ 51,09 µs оварда шудааст.
Du ва ҳамкорон арзиши polynomial multiplication-ро аз:
ба:
кам карданд; нигоҳдории constant-factor-ро аз \(4N\) ба \(2.5N\) расонида, %37,5 сарфаи ROM гузориш доданд. Барои \(n=512\), 8806 cycle ва 26.913 multiplication гузориш мешавад.
| Таҳқиқот | Алгоритм | Гибрид | Платформа | Бартарӣ / маҳдудияти барҷаста |
|---|---|---|---|---|
| Pöppelmann | GS NTT | Не | FPGA | Танзими динамикии параметр; маҳдудияти истифодаи захираҳо ва чандирӣ. |
| Xu | CG NTT | Бале | FPGA | Configurability баланд ва critical path кӯтоҳ; fixed radix ва мураккабии идоракунӣ. |
| Roy | CT NTT | Бале | FPGA | Тавозуни area–самаранокӣ; вобастагии баланди параметр. |
| Du | CT NTT | Бале | FPGA | Оптимизатсияи амалиёт ва нигоҳдорӣ; параллелизми butterfly маҳдуд. |
| Pöppelmann | CT NTT | Бале | MCU | Storage overhead паст ва муҳофизати timing side-channel; миқёспазирии параметр суст. |
| Zhang | CG NTT | Бале | FPGA | Кам шудани post-processing; хотираи калони twiddle-factor. |
| Zeng | CG NTT | Бале | ASIC | Configurability баланд ва resource use паст; мураккабии идоракунӣ дар параллелизми баланд. |
| Chen | CG NTT | Бале | FPGA | Pipeline ва идоракунии содда; арзиши resource ва scalability. |
| Banerjee | CG NTT | Бале | ASIC | Муқовимат ба side-channel ва сохтори муттаҳид; маҳдудияти самаранокӣ/resource нисбат ба тарҳҳои махсус. |
| Longa | CG NTT | Бале | MCU | Чандирии Mixed radix; throughput паст ва хавфҳои амниятӣ. |
| Phap | CG NTT | Бале | FPGA | Area efficiency бо conflict-free memory; маҳдудияти мутобиқати modulus ва throughput. |
| Mandal | Winograd NTT | Не | FPGA | Modular multiplier кам ва latency паст; addition бештар ва мураккабии идоракунӣ. |
| Ramyavani | CG NTT | Не | FPGA | Hardware utilization паст; танҳо барои полиномҳои хурд оптимизатсия шудааст. |
| Bardia | CG NTT | Бале | FPGA | Latency хеле паст; арзиши баланди сахтафзори параллелӣ/area. |
| Zhao | CG NTT | Бале | RISC-V | Интегратсияи зич бо Load-store unit ва фоидаи интиқоли маълумот; маҳдудияти critical path/frequency. |
Манбаъ дар мисоли ParallelNTT бо истифодаи 128 DSP барои ML-KEM ва 256 DSP барои ML-DSA нисбат ба тарҳҳои қаблии FPGA дар forward/inverse transform latency мутаносибан 24× ва 21× беҳбудӣ овардааст. Ин мисолҳо схемаҳои FHE нестанд; онҳо татбиқи меъмории сахтафзории NTT-ро ба арифметикаи умумии lattice-cryptography нишон медиҳанд.
Toom–Cook ва Karatsuba
Дар муқоиса бо шартҳои модул ва андозаи полином барои NTT, Toom–Cook ва Karatsuba метавонанд чандирии васеътари параметрӣ пешниҳод кунанд. Тибқи арзёбии манбаъ, ин чандирӣ махсусан дар тарҳҳои resource-constrained ё дорои сохтори номувофиқи модул муҳим аст.
Karatsuba тақсимоти дуқисмиро истифода мебарад, дар ҳоле ки Toom–Cook-3 ё Toom–Cook-4 бо тақсимоти калонтар метавонад сатҳҳои recursion-ро кам карда, multiplication count-и асимптотикиро паст кунад. Арзиши он мураккаб шудани марҳилаҳои evaluation, interpolation, recombination ва memory access-и номунтазам дар сахтафзор аст.
| Таҳқиқот | Алгоритм | Платформа | Бартарӣ / маҳдудияти барҷаста |
|---|---|---|---|
| Migliore | Karatsuba-3 | FPGA | Latency паст; dynamic reconfiguration ва throughput маҳдуд. |
| Zhu | 8-level Iterative Karatsuba | FPGA + ASIC | Тавозуни мураккабӣ/самаранокӣ; recursion overhead ва норасоии side-channel. |
| Wong | 1-level Karatsuba | FPGA | Истифодаи хуби DSP дар negacyclic convolution; параллелизм маҳдуд. |
| Wang | TCPM, TC-2/3/4 | FPGA | Configurability ва параллелизми баланд; мантиқи идоракунӣ мураккаб. |
| Karmakar | TC + Karatsuba + Schoolbook | Cortex-M4 | Memory footprint хеле паст ва мутобиқшавии алгоритмӣ; мураккабии баланд. |
| Mera | 3-level Karatsuba | AVX | Оптимизатсияи memory ва муқовимат ба timing-attack; маҳдудияти идоракунӣ/scalability. |
| Kannwischer | TC-4 + multi-level Karatsuba | Cortex-M4 | Хотираи устувор ва самаранокии хуб; маҳдудияти scalability ва side-channel. |
| Paksoy | TC-4 | Cortex-M4 | Versatility баланд; маҳдудияти scalability ва side-channel. |
| Mera | TC-4 | FPGA | Throughput баланд ва memory access efficiency; scalability маҳдуд. |
| Ghosh | Striding TC-4 | ASIC | Хотираи кам ва мутобиқшавии хуб; самаранокии параллелӣ ва чандирии алгоритм маҳдуд. |
| Li ва гурӯҳи корӣ | TC-3 | ASIC | Тарҳи модулӣ ва миқёспазир; hardware resource баланд. |
| Ma | TC-3 | FPGA | Беҳбудии latency; маҳдудияти frequency ва side-channel. |
| Vasanthi | Hybrid Karatsuba | FPGA + ASIC | Оптимизатсияи area ва latency; мураккабии баланд ва норасоии side-channel. |
Дар манбаъ барои тарҳи Migliore бо \(n=1024\), operation count аз 3583 ба 3071 кам шудааст, дар ҳоле ки муқоисаи FFT ҳамчун 4158 operation дода шудааст. Дар шароити embedded multiplier-и маҳдуд барои Karatsuba то %58 speedup оварда шудааст.
Тарҳи degree-256 Karatsuba-и Zhu шумораи coefficient multiplication-ро аз 65.536 ба 6521 кам карда, як multiplication-ро дар 81 cycle анҷом додааст. Манбаъ барои ин тарҳ тақрибан 3,16× суръатбахшӣ меорад.
Тарҳи reconfigurable TCPM-и Wang, TC-2, TC-3 ва TC-4-ро дар як меъморӣ дастгирӣ мекунад, шумораи post-processing arithmetic operation-ро ҳадди ақал %33,33 кам мекунад ва рӯи Xilinx VC709 тибқи муқоисаҳои манбаъ 2,47×–50,11× суръатбахшӣ гузориш медиҳад.
Multiplier-и Saber-и Karmakar рӯи Cortex-M4 барои 256×256 polynomial multiplication диапазони 65.459–66.692 cycle-ро гузориш медиҳад. Дар таҳқиқоти баъдии Mera, matrix-vector polynomial multiplication дар платформаҳои гуногун %12–37 беҳтар шуда, дар AVX2 фоидаи %29,3–36,6 ва дар истифодаи memory-и Cortex-M4 камшавии 2,6–5,7 KB оварда шудааст.
Фаромӯш набояд кард, ки ин мисолҳои Saber аз FHE не, балки аз заминаи post-quantum key encapsulation гирифта шудаанд. Баррасӣ онҳоро ҳамчун мисолҳои арифметикаи умумӣ барои тарҳи hardware datapath-и Toom–Cook/Karatsuba истифода мебарад.
Чаро зарбкунандаи модулии адади бутун компоненти алоҳидаи ҳастаӣ аст?
Polynomial multiplier танҳо коэффисиентҳоро зарб намекунад; коэффисиентҳои миёна ва ниҳоӣ бояд дар зери модули муайян нигоҳ дошта шаванд. Аз ин рӯ integer modular multiplier ҳам дар дохили polynomial multiplier ва ҳам дар бисёр марҳилаҳои дигари арифметикии FHE воҳиди асосии сахтафзор мебошад.
| Навъи зарбкунанда | Таҳқиқоти намунавӣ | Замина / платформа | Тавозуни муҳандисии барҷастаи манбаъ |
|---|---|---|---|
| Barrett | Öztürk | LTV / FPGA | Modular reduction-и умумӣ ва самаранок; дар дарозии калони бит critical path ва resource метавонанд зиёд шаванд. |
| Barrett | Roy | BFV / FPGA | Сохтори resource-efficient бо тавозун байни area ва speed. |
| Barrett | Hao | Toom–Cook / ASIC | Area efficiency баланд. |
| Shoup | Riazi | NTT / CPU+FPGA | Барои ҳолатҳои гуногун оптимизатсияшуда; instantiation-и дукарата метавонад hardware overhead эҷод кунад. |
| Shoup | Kim | CKKS / FPGA | Resource ва latency паст; яке аз operand-ҳо бояд constant бошад. |
| Montgomery | Mert | BFV / CPU+FPGA | Modular reduction камтар; табдили Montgomery domain арзиши иловагӣ дорад. |
| Montgomery | Li | IP-MMM / FPGA | Data path кӯтоҳ; ҳамчун муносиб барои high-performance ва IoT-и камхарҷ оварда шудааст. |
| Montgomery | Roy | HRKM + OSBM / FPGA+ASIC | Кори як-cycle, resource ва latency паст. |
| Montgomery | Wang | PPMM / FPGA | Cycle count паст ва operating frequency баланд. |
| Solinas prime | Cao | FFT/IFFT / FPGA | Reduction бо сохтори махсуси модул осон мешавад; шакли модули истифодашаванда маҳдуд аст. |
| Solinas prime | Zijlstra | NTT/INTT / FPGA | Hardware-и соддаи ба shift/add/sub такякунанда; модули махсус талаб мекунад. |
Тибқи арзёбии умумии манбаъ, Barrett ва Montgomery барои модулҳои умумӣ ва variable–variable multiplication истифодаи васеътар доранд. Равиши Shoup барои variable–constant multiplication самаранок буда метавонад, аммо талаби operand-и собит умумиятро маҳдуд мекунад. Сохторҳои Solinas ва special-prime метавонанд reduction-и хеле тез диҳанд, аммо интихоби модули мувофиқро танг мекунанд.
Чаро Bootstrapping дар Сахтафзори FHE Муҳим аст?
Bootstrapping аз он ҷиҳат муҳим ҳисоб мешавад, ки бо нав кардани садои ҷамъшуда ё маҳдудияти чуқурии ҳисоб дар ciphertext, leveled FHE-ро аз ҷиҳати назариявӣ ба чуқурии номаҳдуди схема наздик мекунад; аммо дар тарафи BGV/BFV/CKKS амалиёти калони NTT/INTT, табдили RNS, key switching, rotation ва modulus, ва дар тарафи FHEW/TFHE blind rotation, навсозии accumulator ва трафики калони bootstrapping-key онро ба яке аз вазнинтарин амалиёти сахтафзор табдил медиҳанд.
Фарқи муҳандисӣ байни leveled FHE ва FHE-и воқеӣ
Leveled FHE метавонад бо параметрҳое кор кунад, ки барои чуқурии маҳдуди пешакӣ муайяншудаи ҳисоб кофӣ бошанд. Бо зиёд шудани чуқурии схема, садои ciphertext ва буҷаи модул ба ҳад наздик мешаванд. Bootstrapping ciphertext-ро ба таври ҳомоморфӣ “нав” мекунад ва имкон медиҳад ҳисобҳои бештар идома ёбанд.
Аммо арзиши сахтафзории bootstrapping хеле баланд аст. Барои CKKS/BFV/BGV high-throughput NTT/INTT pipeline, conflict-free multi-bank memory, ҷараёни rotation/key-switching, нигоҳдории калони evaluation-key ва дар баъзе ҳолатҳо аз нав сохтани калид ҳангоми зарурат аҳамият доранд.
Дар тарафи FHEW/TFHE blind rotation, homomorphic accumulator, polynomial–vector/matrix multiplication ва bootstrapping key bandwidth барҷастаанд. Аз ин рӯ интизор намешавад, ки як меъмории bootstrapping accelerator барои CKKS ва TFHE бевосита ба як шакл истифода шавад.
Усул ва Натиҷаҳои Таҳқиқот
Усули баррасӣ
Мақола усули худро narrative review меномад. Муаллифон ҷустуҷӯи адабиёти ба сахтафзор нигаронидашударо анҷом додаанд.
| Унсур | Маълумоти дар манбаъ гузоришшуда |
|---|---|
| Давраи вақт | 2009–2026; махсусан ба корҳои нави баъд аз 2020 таваҷҷуҳ шудааст. |
| Пойгоҳҳои маълумот | IEEE Xplore, ACM Digital Library, SpringerLink, ScienceDirect, Web of Science, Google Scholar, IACR ePrint. |
| Истилоҳҳои асосии ҷустуҷӯ | fully homomorphic encryption, FHE hardware implementation, FHE accelerator, FPGA/ASIC accelerator, polynomial multiplier, NTT/INTT, Toom–Cook, Karatsuba, modular multiplier. |
| Screening | Duplicate сабтҳо хориҷ шуда; тавассути title, abstract ва full text интихоб гузаронда шудааст. |
| Навъҳои асосии таҳқиқоти дохилшуда | Таҳқиқоти бевосита вобаста ба FHE scheme, hardware accelerator architecture, polynomial multiplication ва integer modular multiplication. |
| Истисно | Таҳқиқоти танҳо ба software library нигаронидашуда, application-level таҳқиқоти бе hardware implementation ва cryptographic hardware-и номарбут. |
| Ташкил | FHE scheme evolution, accelerator type, core arithmetic component ва implementation platform. |
Унсурҳое, ки дар усул гузориш нашудаанд
- Шумораи умумии сабтҳои дар оғоз ёфтшуда дода нашудааст.
- Пас аз duplicate чанд сабт монданаш гузориш нашудааст.
- Дар марҳилаҳои title/abstract ва full-text чанд таҳқиқот хориҷ шудааст, шарҳ дода нашудааст.
- Шумораи ниҳоии таҳқиқоти дохилшуда дар бахши усул ҳамчун як рақами умумӣ дода нашудааст.
- Диаграммаи ҷараёни PRISMA вуҷуд надорад.
- Маълумот оид ба review protocol-и пешакӣ сабтиномшуда гузориш нашудааст.
- Системаи formal risk-of-bias ё баҳодиҳии сифат барои таҳқиқоти манбаъ гузориш нашудааст.
- Meta-analysis анҷом дода нашудааст.
Аз ин рӯ, гарчанде таҳқиқот баррасии васеъ ва сохторёфтаи адабиётро пешниҳод мекунад, натиҷаҳо набояд ҳамчун натиҷаи миқдории meta-analysis шарҳ дода шаванд.
Се мушкили асосии мавҷуда, ки баррасӣ муайян кардааст
- Блокҳои махсуси парокандаи сахтафзор: Истифодаи суръатбахшҳои ҷудогона барои primitive-ҳои гуногун, монанди NTT/INTT, modular arithmetic, modulus raising/reduction ва rescaling, метавонад боиси такрори processing unit-ҳои умумӣ ва паст шудани hardware utilization гардад.
- Махсусгардонии аз ҳад зиёди схема: Бисёр суръатбахшҳо танҳо барои BFV, CKKS, TFHE ё оилаи муайяни дигари FHE оптимизатсия мешаванд; fixed datapath мутобиқшавиро ба параметр ё алгоритми дигар маҳдуд мекунад.
- Номувофиқии пурра бо талаботи барнома: Сарбориҳо ба монанди neural-network training, multi-party secure computation ва federated learning дар latency, depth, precision, memory, communication ва power нисбат ба FHE accelerator-и умумӣ талаботи дигар доранд.
Самти оянда 1 — Accelerator-и азнавтанзимшаванда ва муштарак
Муаллифон пешниҳод мекунанд, ки сахтафзори оянда ба ҷои ҳастаҳои operator-specific ба reconfigurable architecture-и қабатдор гузарад. Дар қабати поён воҳидҳои умумӣ, монанди modular arithmetic, butterfly array, NTT/INTT, point-wise multiplier, RNS channel ва on-chip memory bank метавонанд аз ҷониби схемаҳои гуногун муштарак истифода шаванд.
Дар қабати миёна programmable modulus-reduction mode, flexible radix, microcoded instruction scheduling ва дастгирии параметршавандаи \(N\), \(q\), RNS base ва decomposition base ҳадаф қарор мегирад.
Дар қабати боло пешниҳод мешавад, ки ҷараёнҳои хоси схема, монанди BFV base extension/scaling, CKKS rescaling/approximate modulus conversion ва TFHE accumulator update ҳамчун microprogram ё functional extension-и махсус нигоҳ дошта шаванд.
Самти оянда 2 — Accelerator-и ба Bootstrapping нигаронидашуда
Баррасӣ гузариш аз суръатбахшҳои барои амалиёти finite-depth оптимизатсияшуда ба bootstrapping accelerators, ки unbounded-depth computation-ро мустақимтар дастгирӣ мекунанд, ҳамчун самти муҳими таҳқиқот мебинад.
Дар схемаҳои leveled large-parameter NTT/INTT, RNS base conversion, key switching, slot rotation ва rescaling; дар схемаҳои bit-bootstrappable blind rotation, accumulator ва key bandwidth фокусҳои гуногуни сахтафзорро ба вуҷуд меоранд. Манбаъ мегӯяд, ки баъзе воҳидҳо метавонанд умумӣ гардонда шаванд, вале баъзе механизмҳо бояд хоси схема боқӣ монанд.
Самти оянда 3 — Hardware–software co-design-и барномавӣ
Муаллифон бар онанд, ки тарҳи accelerator-и оянда на танҳо аз рӯи primitive-и криптографӣ, балки аз рӯи application workload-и ҳадаф сохта шавад.
Барои encrypted neural-network inference, SIMD packing, rotation, key switching, matrix-vector multiplication, convolution, nonlinear approximation ва дар ҳолати зарурӣ bootstrapping бояд якҷоя оптимизатсия шаванд.
Дар federated learning масъала аз encryption/decryption васеътар аст: secure aggregation, ciphertext packing, communication compression, homomorphic matrix–vector computation ва cross-institution feature interaction бояд дар як pipeline баррасӣ шаванд.
Дар тарафи Edge ва IoT бошад, low area, low power, storage footprint-и хурд, compact parameter set, lightweight modular arithmetic ва edge–cloud task partitioning авлавият пайдо мекунанд.
Натиҷаҳое, ки таҳқиқот дастгирӣ мекунад
- Дар арзиши амалии сахтафзории FHE, polynomial multiplication ва modular multiplication нақши марказӣ доранд.
- Дар BFV ва CKKS, RNS ва арифметикаи полиномҳои калон аз мавзӯъҳои асосии параллелизми сахтафзор мебошанд.
- FHEW/TFHE ба сабаби сохторҳои гуногуни ciphertext ва bootstrapping ба accelerator datapath-ҳои гуногун ниёз дорад.
- Таҳқиқоти accelerator-и асосёфта ба RLWE дар солҳои охир ба самти scheme-level ва system-level co-design мегузарад.
- NTT/INTT як варианти хеле пурқуввати polynomial multiplication аст, аммо талаботи modulus ва twiddle-factor/memory дорад.
- Toom–Cook/Karatsuba дар шароити чандиртари modulus/polynomial ва resource-и мувофиқ алтернативаи муҳим аст.
- Байни зарбкунакҳои Barrett, Montgomery, Shoup ва Solinas trade-off-и асосӣ байни efficiency ва modulus/operand flexibility вуҷуд дорад.
- Дастгирии Bootstrapping яке аз ҳадафҳои асосии тарҳи FHE accelerators-и оянда мебошад.
- Application-specific hardware–software co-design самтеро аз суръатбахшии primitive-и умумӣ ба оптимизатсияи ҳамаҷонибаи система нишон медиҳад.
Натиҷаҳое, ки таҳқиқот дастгирӣ намекунад
- Баррасӣ нишон намедиҳад, ки як FHE accelerator аз ҳамаи дигарон ба таври универсалӣ беҳтар аст.
- Азбаски speedup-и мақолаҳои гуногун дар як системаи санҷиши умумӣ чен нашудааст, онҳоро мустақиман дар як миқёс рейтинг кардан мумкин нест.
- Баррасӣ прототипи нави FPGA ё ASIC-и худро намесозад.
- Баррасӣ маҷмӯи benchmark-и energy, latency ё area-и худро эҷод намекунад.
- Натиҷа гирифтан мумкин нест, ки FHE ҳамаи масъалаҳои амнияти системаро худкор ҳал мекунад; диққати асосии ин баррасӣ hardware performance аст.
- Натиҷа гирифтан мумкин нест, ки ML-KEM, ML-DSA, Saber ё NTRU Prime схемаҳои FHE мебошанд; манбаъ онҳоро ҳамчун мисолҳои умумии arithmetic hardware истифода мебарад.
- Paillier пурра ҳомоморфӣ нест; манбаъ онро ошкоро ҳамчун мисоли истинодӣ барои federated-learning hardware engineering ҷудо мекунад.
- Натиҷа гирифтан мумкин нест, ки барои ҳар барнома NTT ё Karatsuba ягона polynomial multiplier-и дуруст аст.
Маҳдудиятҳои бозтавлиди баррасӣ
Манбаъ пойгоҳҳои академии ҷустуҷӯшуда, давраи вақт, калимаҳои асосӣ ва равиши дохил/истисноро гузориш медиҳад. Ин нисбат ба хулосаи оддии narrative-и адабиёт чорчӯбаи бештар пайгиришавандаи ҷустуҷӯро фароҳам меорад.
Аммо шакли пурраи Boolean-и сатри ҷустуҷӯ барои ҳар пойгоҳ, санаҳои дақиқи ҷустуҷӯ, шумораи сабтҳо, шумораи duplicate, тақсимоти exclusion reason ва formal quality assessment вуҷуд надорад. Аз ин рӯ, тамоми systematic-review metadata, ки барои аз нав сохтани айнан ҳамон ҳавзи мақолаҳо аз ҷониби таҳқиқотчии дигар лозим аст, мавҷуд нест.
Илова бар ин, натиҷаҳои самаранокии дар баррасӣ овардашуда маълумоти аз нав benchmarkшудаи худи муаллифон нестанд; онҳо натиҷаҳои гузоришшудаи мақолаҳои аслӣ мебошанд. Азбаски раванди сахтафзор, оилаи FPGA, басомади соат, параметрҳои FHE, security level, software baseline ва workload фарқ мекунанд, ҷадвалҳои муқоисавӣ бояд бештар барои дарки тамоюлҳои меъморӣ истифода шаванд.
Ёддошт оид ба Манбаъ ва Усул
Унвони аслӣ: A Brief Survey on Hardware Implementation of Fully Homomorphic Encryption
Муаллифон: Yang Su; Kaixuan Zhou; Weidong Zhong; Jianfei Wang; Jia Hou; Chen Yang.
Тартиби муаллифон: Yang Su аввал, Kaixuan Zhou дуюм, Weidong Zhong сеюм, Jianfei Wang чорум, Jia Hou панҷум ва Chen Yang шашум мебошанд.
Муаллифи масъул: Weidong Zhong.
Муассиса 1: School of Cryptography Engineering, Engineering University of People’s Armed Police, Xi’an 710086, China.
Муассиса 2: School of Microelectronics, Xi’an Jiaotong University, Xi’an 710049, China.
Саҳми баробар: Дар манбаъ нишонаи муаллифи аввали баробар ё саҳми баробар вуҷуд надорад.
Маҷалла: Cryptography.
Ношир: MDPI, Basel, Switzerland.
Ҷилд / шумора / мақола: 10(4), 49.
Шумораи саҳифаҳо: 34.
DOI: 10.3390/cryptography10040049.
Санаи пешниҳод: 3 июни 2026.
Санаи бознигарӣ: 4 июли 2026.
Санаи қабул: 8 июли 2026.
Санаи нашр: 13 июли 2026.
Навъи мақола: Review; манбаъ усули худро narrative review меномад.
Раванди тақриз: Дар маводи расмии MDPI барои Cryptography single-blind peer review нишон дода шудааст.
Ҳолати preprint: Ҳуҷҷати коркардшуда версияи нашршудаи маҷалла мебошад; дар ин муҳтавои Verianla preprint истифода нашудааст.
Иҷозатнома: Creative Commons Attribution 4.0 International (CC BY 4.0).
Пайванди расмии нашр: Сабти мақолаи MDPI Cryptography тавассути DOI 10.3390/cryptography10040049.
Муҳаррирони академӣ: Ki-Hyun Jung ва Luis Javier García Villalba.
Калимаҳои калидӣ: fully homomorphic encryption (FHE); hardware implementation; accelerator; polynomial multiplier; modular multiplier.
Давраи баррасӣ: 2009–2026; махсусан ба адабиёти пас аз 2020 тамаркуз шудааст.
Манбаъҳои ҷустуҷӯшуда: IEEE Xplore, ACM Digital Library, SpringerLink, ScienceDirect, Web of Science, Google Scholar ва IACR ePrint.
Самти дохилкунӣ: FHE schemes, hardware accelerator architecture, polynomial multiplication ва integer modular multiplication.
Самти истисно: Таҳқиқоти танҳо software library, application-level таҳқиқоти бе hardware implementation ва cryptographic hardware-и номарбут.
Маълумоти нави таҷрибавӣ: Нест. Манбаъ ошкор мегӯяд, ки маълумоти нав тавлид ё таҳлил нашудааст; натиҷаҳо аз адабиёти нашршуда ва моделҳои назариявии дастрас ба ҷомеа гирифта шудаанд.
Маблағгузорӣ: Таҳқиқот маблағгузории беруна нагирифтааст.
Бархӯрди манфиатҳо: Муаллифон набудани бархӯрди манфиатҳоро эълом мекунанд.
Дастрасии маълумот: Азбаски маълумоти нав тавлид нашудааст, data sharing барои ин баррасӣ татбиқ намешавад.
Саҳми муаллифон: Тибқи сабти расмии MDPI, conceptualization аз ҷониби Yang Su ва Kaixuan Zhou; усул аз ҷониби Yang Su ва Kaixuan Zhou; supervision ва resources аз ҷониби Weidong Zhong; formal analysis, visualization ва investigation аз ҷониби Jianfei Wang ва Jia Hou; review/editing ва project administration аз ҷониби Chen Yang анҷом дода шудаанд. Гуфта мешавад, ки ҳамаи муаллифон версияи нашршударо хонда ва қабул кардаанд.
Кумитаи ахлоқ / таҳқиқоти инсон-ҳайвон: Таҳқиқот баррасии адабиётест, ки маълумоти аслии инсон ё ҳайвон тавлид намекунад; дар манбаъ human/animal experimental protocol-и ҷудогона гузориш нашудааст.
Расмҳои манбаъ: Расми 1 модели FHE cloud privacy, Расми 2 hardware accelerator classification framework ва Расми 3 қарори FHE parameter/polynomial multiplier selection-ро нишон медиҳанд. Дар Verianla ҳар се аз робитаҳои манбаъ мустақилона ҳамчун inline SVG аз нав сохта шудаанд.
Ҷадвалҳои манбаъ: Ҷадвали 1 хусусиятҳои BFV/CKKS/FHEW-TFHE; Ҷадвали 2 ҳамаи FHE accelerators; Ҷадвали 3 NTT/INTT polynomial multipliers; Ҷадвали 4 Karatsuba/Toom–Cook polynomial multipliers; Ҷадвали 5 integer modular multipliers-ро муқоиса мекунад.
Маҳдудияти асосии методологӣ: Таҳқиқот narrative review мебошад. Гарчанде пойгоҳҳо, давраи вақт ва мантиқи screening гузориш шудаанд, ҷараёни PRISMA, шумораи умумии сабтҳо/таҳқиқоти дохилшуда, протоколи сабтиномшуда, арзёбии formal-и сифат ва meta-analysis гузориш нашудаанд.
Маҳдудияти муқоиса: Арзишҳои speedup, latency, throughput, area ва energy, ки дар баррасӣ оварда шудаанд, аз таҳқиқоти аслии гуногун меоянд. Азбаски hardware technology, FPGA/ASIC/CPU, clock frequency, security parameter, polynomial degree, modulus, workload ва software baseline гуногунанд, арзишҳоро набояд мустақиман ҳамчун натиҷаи benchmark-и умумӣ рейтинг кард.
Ёддошти фарогирӣ: Баррасӣ баъзе таҳқиқоти криптографияи post-quantum, ки FHE нестанд, ҳамчун мисолҳои тарҳи polynomial multiplier ё modular arithmetic hardware истифода мебарад. Аз ин мисолҳо натиҷа гирифта нашудааст, ки онҳо схемаҳои FHE бошанд.
Шарҳ гузоред
Нишонии почтаи электронии шумо нашр намешавад. Майдонҳои ҳатмӣ бо * нишон дода шудаанд