Utafiti huu unachunguza usanifu, utekelezaji wa PCB na uthibitishaji wa maabara wa swichi kompakt ya umeme wa nguvu yenye mwelekeo mbili kwa matumizi katika vigeuzi vya moja kwa moja vya matriksi. Moduli iliyopendekezwa inaunganisha vifaa viwili vya nguvu vya IMBG120R053M2H SiC-MOSFET na kiendeshi cha gate cha UCC21521 kinachotoa matokeo mawili huru yenye utengaji wa galvaniki. Lengo ni kutengeneza kitengo kompakt cha swichi kinachofaa kwa masafa ya juu ya ubadilishaji, ambapo mkondo unaweza kupitishwa katika pande zote mbili na voltage inaweza kudhibitiwa katika polariti zote mbili.

Kwa IMBG120R053M2H SiC-MOSFET inayotumika katika hatua ya nguvu, chanzo kinatoa uwezo wa kustahimili voltage ya drain-source wa 1200 V, upinzani wa hali ya kuwaka wa 52,6 mΩ katika 25 °C, voltage inayopendekezwa ya kuwasha gate ya 15–18 V, voltage ya kizingiti cha gate ya 4,2 V, muda wa kustahimili mzunguko mfupi wa 2 µs na joto la juu la junction la 200 °C katika hali ya overload. Thamani hizi ni sifa za datasheet za semikondakta iliyotumika; majaribio katika utafiti hayakufanywa katika kiwango cha 1200 V.

Kwa UCC21521 inayotumika katika hatua ya kiendeshi, usambazaji wa upande wa udhibiti umetolewa kama 3–5,5 V, usambazaji wa matokeo wa upande wa nguvu 13–20 V, uwezo wa utengaji 5,7 kVrms na uwezo wa mkondo wa matokeo 4–6 A. Chanzo pia kinaeleza kwamba kiendeshi kina kinga dhidi ya transient za common-mode za zaidi ya 100 V/ns na uwezo wa kiwango cha juu cha masafa ya ubadilishaji cha zaidi ya 2 MHz. Hata hivyo, majaribio halisi ya swichi katika utafiti yalifanywa katika masafa ya chini zaidi yaliyoelezwa kuwa 1–100 kHz.

PCB ilisanifiwa kwa kutumia KiCad 9.0.0 na usanifu wa safu moja ukachaguliwa. Watafiti wanaeleza matumizi ya vipengele vya SMD, kuweka njia muhimu za ubadilishaji kuwa fupi, kutenganisha kimwili maeneo ya nguvu ndogo na nguvu kubwa, kutumia maeneo huru ya ground na sehemu pana za shaba kama vipengele vya msingi vya usanifu kwa ajili ya ukompakti, kupunguza inductance parasiti na kusambaza joto.

Katika uthibitishaji wa maabara, matokeo ya gate ya kiendeshi cha UCC21521 katika 1 kHz yalichunguzwa kwanza, kisha athari ya mzunguko wa RCD snubber katika kupunguza overshoot ya voltage na oscillation wakati wa mabadiliko ya ubadilishaji ikalinganishwa. Swichi yenye mwelekeo mbili kisha ilitathminiwa chini ya hali ya AC katika 50, 100 na 150 V, na chini ya hali ya DC katika 50 na 100 V. Katika sehemu moja ya majaribio ya DC ulitumika mzigo wa resistive wa 300 Ω, na katika sehemu nyingine ulitumika hita ya umeme ambayo chanzo kinaieleza kuwa na tabia ya inductive-resistive.

Miundo ya mawimbi ya majaribio inaonyesha kwamba katika hali za voltage na masafa zilizochunguzwa, swichi iliweza kuwaka na kuzimika kwa namna inayorudiwa, na kwamba oscillation za masafa ya juu wakati wa mabadiliko ya ubadilishaji zilipungua wakati snubber ilipotumika. Hata hivyo, utafiti haukujenga na kujaribu mfumo kamili wa kigeuzi cha moja kwa moja cha matriksi cha awamu tatu katika maabara. Kifaa kilichothibitishwa moja kwa moja ni moduli ya swichi ya SiC-MOSFET yenye mwelekeo mbili iliyotengenezwa kwa matumizi katika kigeuzi kama hicho.

Kwa mtazamo wa Uturuki: Utafiti haukufanywa kwenye gari maalumu la umeme, kiendeshi cha motor cha viwandani au kigeuzi cha nguvu kilichounganishwa na gridi nchini Uturuki. Hata hivyo, unatoa mbinu halisi ya kutengeneza prototipu inayoweza kutumika katika maabara za umeme wa nguvu kuhusu ubadilishaji wa kasi ya juu wa SiC, kiendeshi cha gate kilichotengwa kwa galvaniki, kupunguza parasiti za PCB na ukubwa wa RCD snubber. Ili kuhamia kwenye matumizi halisi ya kigeuzi cha matriksi cha nguvu kubwa nchini Uturuki, mizunguko ya joto, EMI/EMC, uratibu wa insulation, majaribio ya voltage kubwa, ulinzi wa mzunguko mfupi na commutation ya kigeuzi kamili lazima zithibitishwe pia.

Kwa nini swichi yenye mwelekeo mbili inahitajika?

Vigeuzi vya moja kwa moja vya matriksi ni miundo ya umeme wa nguvu inayoweza kufanya ubadilishaji wa moja kwa moja wa nishati kati ya ingizo la AC na pato la AC bila hatua ya kawaida ya kuhifadhi nishati ya DC bus. Katika topolojia kama hizi, haitoshi kwa swichi kupitisha mkondo katika mwelekeo mmoja tu; kulingana na hali ya mzigo na gridi, mwelekeo wa mkondo unaweza kubadilika na polariti tofauti za voltage lazima zidhibitiwe.

Kwa sababu hiyo, chanzo kinachukulia swichi yenye mwelekeo mbili kama kipengele cha umeme wa nguvu kinachoweza kudhibiti mkondo katika pande zote mbili na kutumika chini ya hali za voltage chanya-hasi.

Lengo la utafiti si kutengeneza semikondakta mpya ya SiC-MOSFET. Mchango wa kazi ni kuunganisha SiC-MOSFET ya kibiashara na kiendeshi cha gate chenye utengaji wa galvaniki katika moduli kompakt ya PCB ili kuunda seli ya swichi yenye mwelekeo mbili inayoweza kutumika katika vigeuzi vya moja kwa moja vya matriksi.

Kwa nini SiC-MOSFET imechaguliwa?

Chanzo kinachagua teknolojia ya SiC-MOSFET badala ya suluhu za kawaida za silicon MOSFET na IGBT kutokana na sifa kama masafa ya juu ya ubadilishaji, hasara ndogo za ubadilishaji na uwezo wa kufanya kazi katika joto la juu.

Kipengele kilichotumika katika hatua ya nguvu ni Infineon IMBG120R053M2H CoolSiC™ 1200 V MOSFET.

Thamani za 1200 V au 200 °C hapa si hali za majaribio. Zimetolewa kama sifa za kiufundi za SiC-MOSFET iliyochaguliwa katika utafiti. Uthibitishaji halisi wa AC katika kazi ulifanywa hadi kiwango cha juu cha ingizo la 150 V, na uthibitishaji wa DC hadi ingizo la 100 V.

Hatua ya nguvu yenye mwelekeo mbili imeundwaje?

Chanzo kinatumia hatua ya nguvu ambayo SiC-MOSFET mbili zimeunganishwa zikiwa na mwelekeo unaopingana. Mpangilio huu hupunguza njia ya mkondo wa kurudi usiodhibitiwa inayoweza kutokea kupitia body diode ya MOSFET moja na kuruhusu tabia ya mwelekeo mbili ya swichi kuamuliwa kwa udhibiti hai wa gate.

Hata hivyo, kuna kutolingana katika istilahi za chanzo. Katika Sehemu ya 2, transista mbili za nguvu zinaelezwa kuwa zimeunganishwa katika “antiparallel configuration”, wakati katika Sehemu ya 3.2 hatua hiyo hiyo ya nguvu inaelezwa kama “anti-series configuration”. Kielelezo 1 na Kielelezo 3b vinaonyesha muundo uleule wa vipengele viwili wenye mwelekeo mbili; Verianla haijabadilisha kimya kimya istilahi hizi mbili tofauti kuwa usemi mmoja kwa niaba ya chanzo.

Kwa nini kiendeshi cha gate ni safu tofauti?

Signal ya PWM inayozalishwa na microcontroller, DSP au FPGA haiwezi kuendesha gate ya SiC-MOSFET moja kwa moja kwa usalama. Kwa kuwa mabadiliko ya haraka ya voltage na transient kubwa za common-mode zinaweza kutokea katika hatua ya nguvu, elektroniki za udhibiti lazima zitenganishwe kwa umeme na mzunguko wa nguvu.

Katika utafiti, jukumu hili limepewa kiendeshi cha gate cha Texas Instruments UCC21521 chenye njia mbili na utengaji.

Chanzo pia kinaeleza kwamba kinga dhidi ya transient za common-mode kwa UCC21521 ni zaidi ya 100 V/ns. Thamani hii ni uwezo wa kiufundi wa kiendeshi; utafiti haukufanya jaribio tofauti la EMI hadi kikomo cha CMTI cha 100 V/ns.

Vipengele vya ziada kwenye pato la gate vinafanya nini?

Mzunguko wa kiendeshi katika Kielelezo 3a haujumuishi UCC21521 pekee. Kuna resistors, diodes na capacitors za bypass/decoupling katika matokeo ya gate. Watafiti wanaeleza kwamba vipengele hivi hutumika kuunda voltage ya gate, kupunguza overvoltage, kudhibiti oscillation za transient na kulinda uadilifu wa signal.

Maeneo ya ground ya upande wa udhibiti na upande wa nguvu pia yametenganishwa. Kwa njia hii, lengo ni kupunguza uhamisho wa transient za haraka za ubadilishaji kutoka hatua ya nguvu kwenda upande wa udhibiti kupitia njia parasiti.

Je, chanzo kinaeleza tabia ya kiendeshi kwa njia mbili tofauti?

Ndiyo. Katika Sehemu ya 3.2, watafiti wanaeleza kwamba MOSFET mbili zinadhibitiwa kwa kujitegemea kupitia matokeo ya kiendeshi na kwamba kuweka kifaa kimoja tu hai katika kila nusu-mzunguko huzuia hatari ya shoot-through.

Kwa upande mwingine, katika Sehemu ya 5.1 mpangilio ufuatao unaelezwa kwa uthibitishaji wa awali wa kiendeshi cha gate:

“A single PWM control signal was applied to both driver inputs simultaneously”

Yaani katika uthibitishaji wa awali, signal ileile ya PWM ilitumika kwa wakati mmoja kwenye ingizo zote mbili za kiendeshi.

Chanzo hakijaeleza kwa jedwali la kina la hali za ubadilishaji kama maelezo haya mawili yanahusu hali tofauti za majaribio/utendaji. Kwa hiyo, Verianla hailazimishi kuyapatanisha.

PCB imefanywaje kuwa ndogo?

PCB ilisanifiwa kwa KiCad Version 9.0.0. Kielelezo 4 cha utafiti kinaonyesha hatua tatu kwa pamoja: mpangilio wa PCB wa safu ya juu, mwonekano wa PCB wa vipimo vitatu na bodi halisi iliyotengenezwa.

Watafiti wanaeleza kwamba walitumia usanifu wa safu moja kwa urahisi wa utengenezaji na kupunguza gharama. Njia muhimu za ubadilishaji wa kasi ya juu ziliwekwa fupi, maeneo ya nguvu ndogo na kubwa yakatenganishwa, maeneo huru ya ground yakatumika na maeneo mapana ya shaba yakaachwa karibu na MOSFET za nguvu.

Vipengele vingi ni vya aina ya SMD. Ingawa njia hii hupunguza ukubwa wa moduli, utafiti haujatoa vipimo halisi vya PCB au msongamano wa nguvu kwa W/cm³ kwa njia ya namba. Kwa hiyo, ingawa chanzo kinaita usanifu huo “kompakt”, Verianla haitengenezi thamani mpya ya msongamano wa nguvu.

Hasara ya ubadilishaji inahesabiwaje?

Chanzo kinafafanua hasara za nishati za kuwasha na kuzima kwa kutumia makadirio rahisi ya transient ya pembetatu:

\[ E_{ON} = \frac{1}{2} t_{ON}V_{DS}i_L \]

\[ E_{OFF} = \frac{1}{2} t_{OFF}V_{DS}i_L \]

Hapa \(t_{ON}\) na \(t_{OFF}\) zinawakilisha muda wa transient za kuwasha-kuzima, \(V_{DS}\) voltage ya drain-source kwenye MOSFET na \(i_L\) mkondo wa juu wa mzigo unaobadilishwa.

Masafa ya ubadilishaji yakizingatiwa:

\[ L_{ON}=E_{ON}F_{sw} \]

\[ L_{OFF}=E_{OFF}F_{sw} \]

hutumika.

Utafiti unazungumzia hasara za ubadilishaji na conduction katika utangulizi wa uchambuzi wa kinadharia; hata hivyo, fomula zilizotolewa kwa undani katika kundi la milinganyo iliyochapishwa ni za nishati na nguvu za hasara za ubadilishaji. Hakuna mlinganyo tofauti wa hasara ya conduction au asilimia ya ufanisi wa jumla iliyotolewa.

Kwa nini RCD snubber imeongezwa?

Mabadiliko ya haraka ya mkondo katika SiC-MOSFET, pamoja na inductance ndogo parasiti katika mzunguko, yanaweza kusababisha overshoot ya voltage ya drain-source na oscillation za masafa ya juu wakati wa turn-off. Kwa sababu hiyo, watafiti waliongeza mtandao wa RCD snubber kwa kila MOSFET.

Nishati iliyohifadhiwa katika inductance parasiti huhesabiwa kama:

\[ E_L = \frac{1}{2} L_mI_{off}^2 \]

huhesabiwa.

Kwa kuchukulia kwamba nishati hii huhamishiwa kwenye capacitor ya snubber:

\[ C_s = \frac{L_mI_{off}^2} {V_{clamp}^2-V_{DD}^2} \]

uhusiano hupatikana.

Ni thamani zipi zilitumika katika hesabu ya snubber?

Voltage ya clamp imehesabiwa katika chanzo kama:

\[ V_{clamp} = \sqrt{ V_{DD}^{2} + \frac{2E_L}{C_s} } \approx48.99\;V \]

imehesabiwa.

Tatizo la uandishi katika hesabu ya resistor ya snubber ni nini?

Chanzo kwanza kinatoa kanuni:

\[ \tau=R_sC_s\leq\frac{T}{2} \]

kanuni hiyo imetolewa.

Kwa 40 kHz, kwa kuwa \(T=25\,\mu s\), \(T/2=12,5\,\mu s\). Kwa \(C_s=10\,nF\):

\[ R_s\leq \frac{12.5\times10^{-6}} {10\times10^{-9}} = 1250\;\Omega \]

thamani ya namba hupatikana.

Hata hivyo, usemi wa kati wa kisimbaji katika maandishi ya chanzo umeandikwa kama \(R_s\leq\tau/(2C_s)\). Ikiwa \(\tau\) tayari inatumika kumaanisha \(T/2\), uandishi huu hauendani na hesabu ya namba. Matokeo ya 1250 Ω yaliyotolewa na chanzo yamehifadhiwa; uandishi wa kisimbaji haujarekebishwa kimya kimya.

Ikiwa snubber iliwekewa vipimo kwa 30 V na 40 kHz, kwa nini majaribio ni mapana zaidi?

Sehemu ya mfano ya hesabu ya snubber ni bus ya 30 V, 40 kHz na 10 A. Hata hivyo, majaribio yanayofuata yanafika hadi 150 V katika AC na, kwa mujibu wa maelezo ya chanzo, hadi 100 kHz katika masafa ya ubadilishaji.

Chanzo hakitoi upimaji upya tofauti wa \(C_s\) na \(R_s\) kwa kila moja ya hali hizi tofauti za majaribio. Kwa hiyo, hesabu ya 30 V/40 kHz haipaswi kutafsiriwa kama usanifu huru wa snubber ulio bora kwa eneo lote la utendaji.

Ni nini kilichopo katika mpangilio wa maabara?

Kielelezo 6 kinaonyesha mchoro wa mzunguko wa majaribio, na Kielelezo 7 kinaonyesha benchi halisi la majaribio. Mpangilio unajumuisha vipengele vikuu vifuatavyo:

• chanzo cha nguvu cha AC/DC,
• moduli ya Bi-Sw PCB iliyotengenezwa,
• jenereta ya PWM/signal,
• mzigo,
• probe ya differential,
• oscilloscope ya digital.

Kwa kutumia mpangilio huu, signal za gate, voltage za swichi na mikondo ya mzigo ziliangaliwa kwa wakati halisi.

Kiendeshi cha gate kilithibitishwaje kwanza?

Kabla ya kuhamia kwenye majaribio ya nguvu kamili, kiendeshi cha UCC21521 kilijaribiwa kwa PWM ya 1 kHz. Kielelezo 8 kinaonyesha kwa pamoja trace za oscilloscope za voltage ya gate-source, voltage ya diode, voltage ya swichi na mkondo wa mzunguko wa nguvu.

Watafiti walitumia jaribio hili kama uthibitishaji wa awali kwamba signal ya udhibiti imebadilishwa ipasavyo hadi kiwango cha kuendesha gate kinachohitajika na SiC-MOSFET.

Je, snubber ilileta tofauti kweli?

Kielelezo 9 kinalinganisha hali ileile ya ubadilishaji bila snubber na ikiwa na snubber. Bila snubber, overshoot ya voltage na oscillation za masafa ya juu zinaonekana wazi zaidi wakati wa transient ya turn-off.

Snubber inapoongezwa, chanzo kinaripoti kwamba amplitude na muda wa oscillation hupungua na waveform huwa safi zaidi.

Hata hivyo, chanzo hakitoi uboreshaji wa Kielelezo 9 kama “asilimia ya kupungua kwa overshoot” ya namba moja katika jedwali. Kwa hiyo, Verianla haitengenezi asilimia ya kukisia kwa macho kutoka kwenye picha.

Majaribio ya AC yalifanywa katika hali gani?

Swichi yenye mwelekeo mbili ilijaribiwa chini ya ingizo la AC katika viwango vitatu vya voltage:

• 50 V,
• 100 V,
• 150 V.

Chanzo kinaeleza kwamba masafa ya ubadilishaji yalibadilishwa kutoka 1 kHz hadi 100 kHz kwa nyongeza za 20 kHz.

Kielelezo 10 kinaonyesha, kama mifano, majaribio ya 50 V na 150 V. Watafiti wanaripoti ubadilishaji safi, kutokuwepo kwa hitilafu ya trigger na kutokuwepo kwa upotoshaji mkubwa wa signal ya pato katika eneo lililochunguzwa.

Kwa nini kuna tatizo katika usemi wa 1–100 kHz, hatua ya 20 kHz?

Katika sehemu zote tatu za majaribio za chanzo, usemi “kutoka 1 kHz hadi 100 kHz, kwa nyongeza za 20 kHz” umetumika. Hata hivyo, mfululizo unaoanza 1 kHz na kuendelea kwa nyongeza kamili za 20 kHz ungekuwa:

1, 21, 41, 61, 81, 101 kHz

na hautafika hasa 100 kHz.

Kwa kuwa chanzo hakitoi orodha kamili ya sehemu halisi za majaribio katika jedwali tofauti, Verianla haijaandika upya kwa kudhani kwamba masafa ya kati yaliyotumika yalikuwa 20, 40, 60, 80 na 100 kHz. Ni eneo la jumla lililoelezwa wazi katika chanzo pekee ndilo limehifadhiwa.

Ni nini kilijaribiwa kwa mzigo wa resistive wa DC?

Katika sehemu ya kwanza ya jaribio la DC, mzigo wa resistive wa 300 Ω ulitumika. Voltage za ingizo ziliwekwa kuwa:

• 50 V,
• 100 V

.

Chanzo tena kinafafanua masafa ya ubadilishaji katika eneo la 1–100 kHz. Kielelezo 11 kinaonyesha waveform za oscilloscope za viwango viwili vya voltage.

Watafiti wanaeleza kwamba ubadilishaji ulikuwa unaorudiwa, hakuna overvoltage kubwa iliyoonekana katika waveform ya voltage na mkondo wa mzigo wa resistive ulifuata tabia iliyotarajiwa.

Ni nini kilitumika katika jaribio la mzigo wa RL?

Katika jaribio la pili la mzigo wa DC, chanzo kinafafanua hita ya umeme kama mzigo wenye tabia ya inductive-resistive, yaani RL.

Viwango vya ingizo vya 50 V na 100 V vilitumika. Kielelezo 12 kinaripoti kwamba chini ya mzigo wa RL, mkondo una umbo la taratibu zaidi na lenye mwendelezo ikilinganishwa na hali ya resistive kabisa.

Ingawa spikes katika mkondo wa snubber zinaonekana zaidi wakati wa turn-off, watafiti wanaeleza kwamba ubadilishaji uliendelea kuwa thabiti na hakuna overvoltage kubwa iliyotokea.

Upeo wa majaribio ya kimajaribio ni upi?

Uchambuzi wa hasara unaonyesha nini?

Kielelezo 13 kinaonyesha kwamba ukubwa wa hasara huongezeka kadiri masafa ya ubadilishaji yanavyoongezeka. Chanzo kinahusisha matokeo haya na ongezeko la idadi ya matukio ya ubadilishaji kwa sekunde.

Hata hivyo, thamani ghafi za namba za Kielelezo 13 hazijatolewa katika jedwali. Kwa hiyo, Verianla haijaunda jedwali jipya la hasara kwa kusoma kwa macho alama za grafu.

Kutolingana kwa lebo ndani ya chanzo katika Kielelezo 13 ni nini?

Paragrafu inayofafanua uchambuzi wa hasara wa kimajaribio inasema kwamba Kielelezo 13a ni “switching loss as a function of operating frequency”, na Kielelezo 13b ni “accumulated energy dissipated per second”.

Kwa upande mwingine, maelezo chini ya kielelezo yanasema:

• (a) Accumulated energy losses
• (b) Switching losses

.

Axes zinazoonekana pia zinaita grafu ya kushoto nishati na grafu ya kulia hasara ya nguvu ya ubadilishaji. Verianla haijawasilisha kimya kimya ubadilishaji huu wa (a)/(b) katika maandishi ya chanzo kama maelezo moja yaliyo sahihi.

Je, kutumia MOSFET ya 1200 V kunamaanisha kwamba jaribio lilifanywa katika 1200 V?

Hapana. 1200 V ni daraja la kawaida la uwezo wa drain-source wa SiC-MOSFET iliyotumika kama lilivyotolewa katika chanzo.

Katika majaribio halisi ya makala hii, voltage ya juu zaidi ya ingizo la AC iliyoripotiwa ni:

150 V

na voltage ya ingizo la DC ni:

100 V

.

Kwa hiyo, utafiti haujathibitisha moja kwa moja kwa majaribio insulation, creepage/clearance, tabia ya joto na ubadilishaji ya PCB iliyotengenezwa katika 1200 V.

Je, uwezo wa kiendeshi wa 2 MHz unamaanisha kwamba swichi iliendeshwa katika 2 MHz?

Hapana. Thamani ya >2 MHz kwa UCC21521 ni uwezo wa kiufundi wa kiendeshi cha gate ulioelezwa katika chanzo.

Eneo la kazi la kimajaribio la swichi yenye mwelekeo mbili katika utafiti huu limeelezwa na chanzo kuwa hadi kiwango cha juu cha 100 kHz.

Je, utafiti unajaribu kigeuzi kamili cha matriksi?

Hapana. Utafiti unasanifu seli ya swichi yenye mwelekeo mbili kwa matumizi katika topolojia za kigeuzi cha moja kwa moja cha matriksi. Hata hivyo, benchi la majaribio la maabara liliundwa kwa moduli moja ya Bi-Sw, chanzo cha nguvu na mzigo.

Kigeuzi kamili cha moja kwa moja cha matriksi cha awamu tatu au cha swichi nyingi hakikujengwa katika uthibitishaji wa kimajaribio wa makala hii.

Matokeo yanayoungwa mkono na utafiti

• PCB halisi ya swichi yenye mwelekeo mbili imetengenezwa kwa kutumia UCC21521 na SiC-MOSFET mbili.
• PCB iliyotengenezwa iliendeshwa katika mpangilio wa majaribio wa maabara.
• Matokeo ya kiendeshi cha gate yaliangaliwa kwa majaribio katika jaribio la awali la 1 kHz.
• Matumizi ya RCD snubber yalionyeshwa kupitia waveform za oscilloscope kupunguza oscillation wakati wa mabadiliko ya ubadilishaji.
• Swichi yenye mwelekeo mbili ilijaribiwa katika AC chini ya hali za 50, 100 na 150 V.
• Majaribio ya DC yenye mzigo wa resistive yalifanywa katika 50 na 100 V kwa mzigo wa 300 Ω.
• Majaribio ya mzigo uliofafanuliwa na chanzo kama RL yalifanywa katika 50 na 100 V.
• Chanzo kinaripoti eneo la masafa ya majaribio kuwa 1–100 kHz.
• Mwelekeo wa kimajaribio unaonyesha kwamba hasara huongezeka kadiri masafa ya ubadilishaji yanavyoongezeka.
• Utekelezaji halisi wa usanifu wa PCB wa safu moja wenye SMD umeonyeshwa.

Matokeo ambayo utafiti hauungi mkono au haujajaribu

• Kigeuzi kamili cha moja kwa moja cha matriksi cha awamu tatu hakikujengwa kwa majaribio.
• PCB haikujaribiwa katika 1200 V.
• Swichi yenye mwelekeo mbili haikuendeshwa kwa majaribio katika 2 MHz.
• Utendaji wa kifaa katika joto la junction la 200 °C haukupimwa kwa majaribio.
• Uwezo wa kustahimili mzunguko mfupi wa 2 µs haukuthibitishwa katika utafiti huu kwa jaribio halisi la mzunguko mfupi.
• Hakuna kipimo cha emission au immunity cha EMI/EMC kilichoripotiwa.
• Hakuna thamani moja ya asilimia iliyotolewa kwa ufanisi wa jumla wa ubadilishaji.
• Hakuna jaribio la muda mrefu la mzunguko wa nguvu au mzunguko wa joto lililofanywa.
• Msongamano wa nguvu wa PCB haujaripotiwa katika W/cm³.
• Utendaji wa commutation wa kigeuzi halisi cha matriksi kilichounganishwa na gridi haujajaribiwa.
• Regenerative braking katika gari la umeme haijaonyeshwa moja kwa moja kwa majaribio kwa prototipu hii.

Mbinu na Matokeo ya Utafiti

Usanifu wa vifaa

Mipaka ya usanifu wa kiendeshi cha gate

UCC21521 ilitumika kutoa utengaji wa galvaniki kati ya upande wa udhibiti na upande wa nguvu. Chanzo kinafafanua kupunguza uhamisho wa dv/dt kubwa na transient za common-mode kwenda kwenye elektroniki za udhibiti wakati wa ubadilishaji wa haraka wa SiC kama hitaji moja kuu.

Eneo la 13–20 V la usambazaji wa pato la kiendeshi linaendana na voltage inayopendekezwa ya kuwasha gate ya 15–18 V ya SiC-MOSFET iliyochaguliwa.

Hatua ya nguvu

MOSFET mbili za IMBG120R053M2H zimeunganishwa katika muundo wa swichi yenye mwelekeo mbili. Gate ya kila MOSFET imeunganishwa na pato tofauti lililotengwa la kiendeshi.

Katika PCB, lengo lilikuwa kuweka njia za mkondo mkubwa fupi na kupunguza inductance parasiti kati ya vituo vya nguvu.

Hesabu ya kinadharia ya snubber

Kwa kutumia thamani za msingi katika chanzo:

\[ E_L= \frac{1}{2} (15\times10^{-9}) (10)^2 = 7.5\;\mu J \]

imehesabiwa.

Kwa capacitor ya snubber ya 10 nF na bus ya 30 V:

\[ V_{clamp} = \sqrt{ 30^2+ \frac{2(7.5\times10^{-6})} {10\times10^{-9}} } \approx48.99\;V \]

matokeo yamepatikana.

Kwa kuwa katika ubadilishaji wa 40 kHz \(T=25\,\mu s\), chanzo kinatoa:

\[ R_s\leq1250\;\Omega \]

ili capacitor iwe imejitoa kwa kiasi kikubwa kabla ya mzunguko unaofuata.

Uthibitishaji wa awali wa kiendeshi cha gate

Katika jaribio la UCC21521, signal ileile ya PWM ilitumika kwa ingizo zote mbili za kiendeshi na masafa yakawekwa kuwa 1 kHz. \(V_{GS}\), voltage ya diode, voltage ya swichi na mkondo wa mzunguko wa nguvu zilifuatiliwa kwenye oscilloscope.

Chanzo kinaripoti kwamba jaribio hili lilithibitisha kwamba signal ya gate ilipandishwa hadi kiwango kinachohitajika na tabia ya kuwasha-kuzima ya swichi ya nguvu ilitokea.

Ulinganisho wa snubber

Rekodi mbili za majaribio zililinganishwa chini ya hali ileile ya ubadilishaji:

• bila mzunguko wa snubber,
• ikiwa na mzunguko wa RCD snubber.

Chanzo kinaripoti kwamba bila snubber kulikuwa na overshoot na oscillation kubwa katika eneo la falling-edge, na kwamba tabia hii ilipungua wakati snubber ilipotumika.

Itifaki ya jaribio la AC

• Voltage za ingizo: 50 V, 100 V, 150 V.
• Masafa ya ubadilishaji: 1–100 kHz kwa mujibu wa chanzo.
• Nyongeza ya masafa iliyotajwa na chanzo: 20 kHz.
• Kipimo: oscilloscope ya digital na probe ya differential.

Kielelezo 10 kinaonyesha mifano ya 50 V na 150 V. Chanzo kinaeleza kwamba waveform za pato thabiti na zilizoainishwa zilipatikana katika eneo lililojaribiwa.

Jaribio la resistive la DC

• Mzigo: 300 Ω.
• Voltage: 50 na 100 V.
• Masafa: 1–100 kHz kwa mujibu wa chanzo.

Chanzo kinaeleza kwamba mkondo uliopimwa uliendana na hali ya mzigo wa resistive na kwamba snubber ilipunguza kilele cha mkondo wa transient wakati wa turn-off.

Jaribio la mzigo wa DC RL

• Mzigo: umefafanuliwa na chanzo kama hita ya umeme yenye tabia ya inductive-resistive.
• Voltage: 50 na 100 V.
• Masafa: 1–100 kHz kwa mujibu wa chanzo.

Katika hali ya RL, imeripotiwa kwamba mkondo hubadilika polepole zaidi kuliko katika mzigo wa resistive na kwamba kilele cha mkondo wa snubber kinaonekana zaidi wakati wa turn-off.

Uchambuzi wa hasara wa kimajaribio

Watafiti walihesabu nishati za transient za turn-on na turn-off kutokana na waveform za voltage na mkondo kwenye swichi na kutathmini hasara ya ubadilishaji inayotegemea masafa.

Kielelezo 13 kinaonyesha kwamba nishati ya hasara na hasara ya nguvu ya ubadilishaji huongezeka kadiri masafa yanavyoongezeka. Hata hivyo, utafiti haujatoi alama zote ghafi za curve hizi katika jedwali la namba.

Kwa hiyo, hakuna thamani za kukisia zilizotolewa kutoka Kielelezo 13 kwa ajili ya Verianla Live.

Muhtasari wa kutolingana kwa kiufundi ndani ya chanzo

• Muunganisho wa vipengele viwili vya nguvu unaitwa “antiparallel” katika Sehemu ya 2 na “anti-series” katika Sehemu ya 3.2.
• Maelezo ya hatua ya nguvu yanasema kwamba MOSFET moja tu huwa hai katika kila nusu-mzunguko, wakati jaribio la awali la kiendeshi cha gate linasema kwamba signal moja ya PWM ilitumika kwa wakati mmoja kwenye ingizo zote mbili za kiendeshi.
• Usemi wa nyongeza za 20 kHz kutoka 1 kHz hadi 100 kHz hauleti mfululizo wa kihesabu unaofika hasa katika sehemu ya mwisho ya 100 kHz.
• Ingawa katika Equation 7 \(\tau=R_sC_s\leq T/2\) imefafanuliwa, uandishi wa kisimbaji katika mstari unaofuata wa resistor hauwakilishi moja kwa moja hesabu ya 1250 Ω.
• Paragrafu inayofafanua Kielelezo 13 na maelezo chini ya kielelezo/axes zinazoonekana zinataja grafu za hasara za (a) na (b) kwa mpangilio ulio kinyume.
• Ingawa sehemu ya kinadharia inataja hasara za ubadilishaji na conduction, fomula za kina na grafu ya matokeo ya majaribio zinalenga hasa hasara za ubadilishaji.

Mipaka mikuu ya kimetodolojia

• Kigeuzi kamili cha moja kwa moja cha matriksi hakikujengwa.
• Jaribio halisi halikufanywa katika daraja la kawaida la 1200 V la MOSFET.
• Uwezo wa >2 MHz wa kiendeshi cha gate haukujaribiwa katika kiwango cha mfumo.
• Hakuna kipimo cha kamera ya joto au joto la junction kilichoripotiwa.
• Hakuna kipimo cha spectrum ya EMI au jaribio la kiwango cha EMC lililofanywa.
• Hakuna jaribio la muda mrefu la uaminifu na mzunguko wa nguvu.
• Hakuna jaribio la kustahimili mzunguko mfupi lililofanywa.
• Ufanisi wa nishati wa mfumo mzima haujaripotiwa kwa asilimia.

Maelezo ya Chanzo na Mbinu

Jina kamili la asili la utafiti: A SiC-MOSFET Bidirectional Switch Solution for Direct Matrix Converter Topologies

Waandishi: Hernán Lezcano, Rodrigo Romero, Sergio Nuñez, Bruno Sanabria, Fabian Palacios-Pereira, Edgar Maqueda, Sergio Toledo, Julio Pacher, David Caballero, Raúl Gregor, Marco Rivera.

Mpangilio wa waandishi: Mpangilio wa chanzo umehifadhiwa kama ulivyo.

Waandishi wenza wa kwanza / mchango sawa: Chanzo hakijataja taarifa ya mwandishi mwenza wa kwanza au mchango sawa.

Mwandishi anayewasiliana: Marco Rivera.

Taasisi:

• Department of Electronics and Mechatronics Engineering, Faculty of Engineering, Universidad Nacional de Asunción, Luque, Paraguay.
• Power Electronics, Machines and Control (PEMC) Research Group, Faculty of Engineering, Department of Electrical and Electronic Engineering, University of Nottingham, Nottingham, United Kingdom.
• Laboratorio de Conversión de Energías y Electrónica de Potencia (LCEEP), Vicerrectoría Académica, Universidad de Talca, Curicó, Chile.

Aina ya chanzo: Makala ya utafiti wa majaribio iliyopitiwa na wataalamu; vifaa vya umeme wa nguvu, usanifu wa swichi ya SiC-MOSFET yenye mwelekeo mbili na uthibitishaji wa maabara.

Jarida: Actuators.

Mchapishaji: MDPI.

Taarifa za bibliografia: Actuators 2026, 15(1), 40.

Nambari ya makala: 40.

DOI: 10.3390/act15010040.

Kiungo rasmi cha uchapishaji:https://doi.org/10.3390/act15010040

Tarehe ya kuwasilishwa: 4 Novemba 2025.

Tarehe ya marekebisho: 30 Desemba 2025.

Tarehe ya kukubaliwa: 3 Januari 2026.

Tarehe ya kuchapishwa: 6 Januari 2026.

Leseni: Creative Commons Attribution (CC BY).

Ufadhili: Katika taarifa ya ufadhili ya utafiti chanzo, imeelezwa kwamba utafiti uliungwa mkono na Paraguay Consejo Nacional de Ciencias y Tecnología (CONACYT) chini ya mradi PINV01-743.

Usaidizi wa ziada na shukrani: Waandishi pia walitaja katika sehemu ya shukrani programu ya udaktari ya Universidad Nacional de Asunción, miradi ya CONACYT POSG01-14 na ESTR01-3, ANID FONDECYT Regular 1220556, SERC Chile FONDAP 1523A0006, UK-FRANCE Science Innovation and Technology Researcher Mobility Scheme UUK Award #1102 na usaidizi wa PRAPG.

Upatikanaji wa data: Imeelezwa kwamba michango asilia ya utafiti imo ndani ya makala na maswali ya ziada yanaweza kuelekezwa kwa mwandishi anayewasiliana.

Mgongano wa maslahi: Waandishi wametangaza kwamba hakuna mgongano wa maslahi.

Michango ya waandishi: Uundaji wa dhana H.L. na J.P.; mbinu R.R.; uchambuzi rasmi H.L., E.M., J.P. na S.T.; rasilimali S.N. na B.S.; uandishi D.C., F.P.-P. na B.S.; ukaguzi na uhariri R.G.; usimamizi wa mradi M.R. umeripotiwa.

Kikomo cha maudhui ya kisayansi: Topolojia ya mzunguko, sifa za kifaa, kiendeshi cha gate, usanifu wa PCB, milinganyo ya snubber, voltage za majaribio, hali za mzigo, masafa ya ubadilishaji na tafsiri za majaribio katika makala hii ya Verianla zinatokana na utafiti msingi uliochunguzwa. Hakuna matokeo mapya ya majaribio yaliyoongezwa kutoka vyanzo vya nje isipokuwa uthibitishaji wa utambulisho wa bibliografia.

Kikomo cha matumizi: Utafiti unadai kwamba swichi yenye mwelekeo mbili iliyotengenezwa inafaa kwa topolojia za kigeuzi cha moja kwa moja cha matriksi; hata hivyo, mfumo uliothibitishwa kwa majaribio ni moduli moja ya Bi-Sw. Kigeuzi kamili cha matriksi chenye swichi nyingi, commutation ya gridi au hali ya utendaji wa regenerative ya gari la umeme haikujaribiwa kimwili katika makala hii.

Kutolingana muhimu ndani ya chanzo

• Mpangilio wa muunganisho wa MOSFET mbili unaitwa “antiparallel” na pia “anti-series” ndani ya chanzo.
• Hakuna ulinganifu wa kina wa hali za ubadilishaji uliotolewa kati ya maelezo kwamba MOSFET moja tu huwa hai katika kila nusu-mzunguko na maelezo ya jaribio la awali kwamba PWM ileile ilitumika kwa wakati mmoja kwenye ingizo zote mbili za kiendeshi.
• Usemi kwamba eneo la 1–100 kHz lilichunguzwa kwa nyongeza za 20 kHz haujaainishwa kikamilifu kihesabu kwa kuzingatia pointi za mwisho.
• Katika hesabu ya resistor ya snubber, usemi wa kisimbaji wa \(R_s\) na operesheni ya namba inayotoa 1250 Ω hazijaandikwa kwa namna ileile.
• Paragrafu ya maelezo ya Kielelezo 13 na maelezo chini ya kielelezo pamoja na axes zinazoonekana zinatoa maana za grafu za hasara za (a)/(b) kwa mpangilio uliogeuzwa.

Kikomo cha grafu ya namba: Ingawa alama za curve za hasara katika Kielelezo 13 zinaonekana, utafiti haujatoa thamani zake zote katika jedwali. Kwa mujibu wa kanuni ya Verianla ya utayarishaji wa grafu za kisayansi, pointi hizi hazijasomwa kwa kukisia kwa macho na hakuna grafu mpya ya Live ya hasara iliyotengenezwa.