Bu çalışma, dijital görüntüler üzerinde dört temel piksel işlemini MATLAB ve Verilog HDL’nin birlikte kullanıldığı bir ortak tasarım yaklaşımıyla modellemektedir. MATLAB, görüntünün donanım simülasyonunda okunabilecek hexadecimal veri dosyasına dönüştürülmesi ve sonuçların yeniden görselleştirilmesi için; Verilog ise posterleştirme, kırmızı kanal çıkarma, kırmızı ton ekleme ve sıcak kırmızı ton oluşturma algoritmalarının piksel düzeyinde uygulanması için kullanılmıştır.

Araştırmacılar, sekiz bitlik kırmızı, yeşil ve mavi kanal verilerini Vivado XSim ortamında işleyerek kontrol sinyalleri ile RGB çıktılarının uyumlu çalıştığını bildirmiştir. Kodak veri kümesinden alınan tek bir uçak görüntüsü üzerinde posterleştirmenin iki farklı nicemleme düzeyi, kırmızı kanalın ayrılması ve iki farklı renk tonu dönüşümü görsel olarak sunulmuştur.

Çalışmanın gösterdiği temel sonuç, söz konusu dört basit işlemin Verilog modülleriyle işlevsel olarak modellenebilmesidir. Ancak tasarım gerçek bir FPGA kartına yüklenmemiş, sentezlenmiş donanım kaynakları açıklanmamış ve gecikme, saat frekansı, saniyedeki kare sayısı, güç tüketimi veya görüntü kalitesi gibi nicel ölçütler verilmemiştir. Dolayısıyla araştırma, gerçek zamanlı görüntü işleme performansını kanıtlayan bir donanım uygulaması değil; donanım gerçekleştirmesine hazırlık sağlayan bir simülasyon ve eğitim çerçevesidir.

Araştırmanın ele aldığı problem nedir?

Dijital görüntü işleme; tıbbi görüntüleme, uzaktan algılama, gözetim sistemleri, tüketici elektroniği ve otonom araçlar gibi alanlarda görsel verinin dönüştürülmesi ve analiz edilmesi için kullanılmaktadır. Yüksek çözünürlüklü görüntülerin çok sayıda piksel içermesi, aynı işlemin milyonlarca kez tekrarlanmasını gerektirebilir.

Genel amaçlı işlemciler bu işlemleri yazılım üzerinden gerçekleştirebilir. Ancak görüntünün her pikseline aynı veya benzer işlemlerin uygulanması, paralel çalışmaya uygun bir problem yapısı oluşturmaya uygun bir problem yapısı oluşturur. FPGA gibi yeniden yapılandırılabilir donanımlar, aynı anda birden fazla işlemi yürütebilecek veri yolları ve ardışık düzenler tasarlamaya imkân verebilir.

Araştırmacıların hedefi, gelişmiş bir görüntü analiz sistemi kurmaktan ziyade dört temel renk dönüşümünün MATLAB ile Verilog arasında nasıl taşınabileceğini ve Verilog simülasyonunda nasıl doğrulanabileceğini göstermektir. Çalışmanın temel sorusu şu şekilde özetlenebilir:

Bir görüntü MATLAB kullanılarak donanım simülasyonuna uygun verilere dönüştürüldüğünde posterleştirme ve renk kanalı işlemleri Verilog HDL ile doğru biçimde modellenebilir mi?

MATLAB–Verilog ortak tasarım akışı nasıl çalışmaktadır?

Çalışmada görüntü işleme süreci yazılım ve donanım tanımlama katmanlarına ayrılmıştır:

1. Giriş görüntüsü MATLAB ortamında açılır.
2. Görüntünün kırmızı, yeşil ve mavi piksel değerleri hexadecimal bir veri dosyasına dönüştürülür.
3. Verilog test düzeneği bu dosyayı $readmemh komutuyla belleğe yükler.
4. Her pikselin sekiz bitlik R, G ve B kanalları seçilen algoritmadan geçirilir.
5. İşlenmiş piksel değerleri çıkış belleğine yazılır.
6. Sonuç verileri yeniden görüntü dosyasına dönüştürülerek görsel olarak incelenir.

Bu iş bölümü, MATLAB’ın görüntü dosyası yönetimindeki kolaylığı ile Verilog’un donanım davranışını saat çevrimleri ve sayısal sinyaller üzerinden modelleme yeteneğini bir araya getirmektedir. Bununla birlikte çalışma, MATLAB ile Verilog arasındaki dosya biçiminin yapısını, piksel sıralamasını, görüntü boyutlarını veya renk kanallarının bellekte hangi sırayla saklandığını ayrıntılı biçimde açıklamamaktadır.

Posterleştirme işlemi nasıl uygulanmıştır?

Posterleştirme, bir görüntünün kullanabileceği renk yoğunluğu düzeylerini azaltır. Birbirine yakın piksel değerleri aynı nicemleme aralığına çekildiği için renk geçişleri daha basamaklı ve grafiksel bir görünüm kazanır.

Çalışmada her kanal için şu bit kaydırma işlemi uygulanmıştır:

\[ R' = (R \gg SHIFT) \ll SHIFT \]

\[ G' = (G \gg SHIFT) \ll SHIFT \]

\[ B' = (B \gg SHIFT) \ll SHIFT \]

Burada:

• R, G ve B giriş pikselinin 0–255 aralığındaki sekiz bitlik renk değerleridir.
• R′, G′ ve B′ dönüştürülmüş çıkış değerleridir.
• SHIFT, kaç düşük anlamlı bitin sıfırlanacağını belirleyen nicemleme parametresidir.
• >> sağa, << sola bit kaydırmayı ifade eder.

Değer önce sağa, ardından aynı miktarda sola kaydırıldığında düşük anlamlı bitler kaybedilir. Sekiz bitlik bir kanalda matematiksel olarak kullanılabilir seviye sayısı:

\[ L = 2^{8-SHIFT} \]

olur. Buna göre SHIFT=1 yaklaşık 128, SHIFT=2 ise yaklaşık 64 olası yoğunluk düzeyi bırakır. Çalışmada aynı uçak görüntüsünün bu iki ayarla oluşturulmuş sonuçları ayrı ayrı gösterilmiştir.

Posterleştirme renk derinliğini azaltmaktadır; ancak çalışmada dosya büyüklüğü veya sıkıştırma oranı ölçülmemiştir. Bu nedenle işlemin doğrudan belirli bir oranda veri sıkıştırması sağladığı sonucuna varılamaz. Daha az renk düzeyi, sonraki bir kayıpsız veya kayıplı kodlama aşamasını kolaylaştırabilir; fakat posterleştirme tek başına tamamlanmış bir görüntü sıkıştırma sistemi değildir.

Kırmızı kanal çıkarma işlemi nasıl çalışmaktadır?

RGB görüntülerde her piksel kırmızı, yeşil ve mavi olmak üzere üç bileşenden oluşur. Kırmızı kanal çıkarma işleminde kırmızı bileşen korunurken diğer iki kanal sıfırlanmıştır:

[ R' = R ]

[ G' = 0 ]

[ B' = 0 ]

Bu dönüşümün ardından görüntünün yalnızca kırmızı kanalda bulunan yoğunluk bilgisi görünür kalır. Yeşil ve mavi kanalların katkısı kaldırıldığı için sonuç siyah ile kırmızı arasında değişen bir görünüm oluşturur.

Üçüncü sayfadaki görsel sonuçta uçak, zemin ve gökyüzü yalnızca kırmızı kanal değerleriyle gösterilmektedir. Bununla birlikte çalışma, çıkışın giriş kırmızı kanalıyla piksel piksel karşılaştırıldığı bir hata analizi sunmamaktadır. İşlevsel doğruluk, dalga biçimi ve görsel sonuç üzerinden değerlendirilmiştir.

Kırmızı ton işlemi nasıl uygulanmıştır?

Kırmızı ton işleminde giriş görüntüsünün kırmızı kanalına sabit 30 yoğunluk birimi eklenmiş, yeşil ve mavi kanallar değiştirilmemiştir:

\[ R' = \min(R+30,\ 255) \]

[ G' = G ]

[ B' = B ]

min işlemi, kırmızı kanalın sekiz bitlik üst sınır olan 255’i aşmasını önler. Örneğin giriş kırmızı değeri 100 ise çıkış 130; giriş değeri 240 ise 270 yerine 255 olur.

Bu işlem görüntünün bütün piksellerine aynı miktarda kırmızı eklediği için sahnenin genel renk dengesini sıcak yöne kaydırır. Ancak görüntünün mevcut parlaklığına, beyaz dengesine veya yerel renk özelliklerine uyum sağlayan dinamik bir yöntem değildir.

Sıcak kırmızı ton işlemi nasıl tanımlanmıştır?

Sıcak kırmızı ton işleminde önce üç renk kanalının aritmetik ortalaması alınarak basit bir gri yoğunluk hesaplanmıştır:

\[ gray = \frac{R+G+B}{3} \]

Ardından kırmızı kanal artırılmış, yeşil kanal gri değerde tutulmuş ve mavi kanal azaltılmıştır:

[ R' = gray+20 ]

[ G' = gray ]

[ B' = gray-10 ]

Bu dönüşüm renk farklılıklarını büyük ölçüde ortadan kaldırır ve gri taban üzerinde kırmızının maviye göre daha güçlü olduğu sıcak bir ton üretmeyi amaçlar.

Algoritma açıklamasında önemli bir sayısal belirsizlik bulunmaktadır. gray değeri 235’ten büyük olduğunda R′ 255’i aşabilir; 10’dan küçük olduğunda ise B′ negatif olabilir. Kırmızı ton işleminde açıkça belirtilen doyum sınırı, sıcak kırmızı ton algoritmasında verilmemiştir.

Verilog’da sekiz bitlik işaretsiz bir değişken kullanılıyorsa taşma veya alt taşma, beklenmeyen sarmalanmış değerlere yol açabilir. Çalışma; doyum, kırpma, daha geniş ara değişken kullanımı veya işaretli aritmetik uygulanıp uygulanmadığını açıklamamaktadır.

Ayrıca üçüncü sayfadaki “Warm Red Tint” sonucu, formülde tarif edilen genel sıcak kırmızı tonla görsel olarak tam örtüşmeyen güçlü bir camgöbeği gökyüzü bölgesi içermektedir. Bunun kanal sıralaması, aritmetik taşma, görüntü dosyasının yeniden oluşturulması veya başka bir görselleştirme etkisinden kaynaklanıp kaynaklanmadığı verilen bilgilerle belirlenememektedir.

Verilog test düzeneğinde hangi sinyaller izlenmiştir?

Araştırmacılar, görüntü okuma ve yazma modüllerini bir tb_simulation test düzeneği içinde çalıştırmıştır. Simülasyonda belirtilen temel sinyaller şunlardır:

• HCLK: Piksel işlemlerinin zamanlamasını belirleyen saat sinyali.
• HRESETn: Aktif düşük sıfırlama sinyali.
• vsync: Dikey görüntü eşzamanlama sinyali.
• hsync: Yatay görüntü eşzamanlama sinyali.
• data_R0[7:0]: Sekiz bitlik kırmızı kanal verisi.
• data_G0[7:0]: Sekiz bitlik yeşil kanal verisi.
• data_B0[7:0]: Sekiz bitlik mavi kanal verisi.

Dalga biçimi görüntüsü, kontrol sinyalleri ile RGB verilerinin simülasyonda üretildiğini göstermektedir. Araştırmacılar bu çıktıyı piksel okuma, işleme ve yazma sırasının doğru çalıştığının kanıtı olarak yorumlamıştır.

Bununla birlikte dalga biçiminden toplam piksel gecikmesi, işlem hattı derinliği, piksel başına çevrim sayısı veya görüntünün tamamlanma süresi raporlanmamıştır. Saat periyodu da verilmediği için simülasyonun fiziksel zaman karşılığı hesaplanamamaktadır.

Görsel sonuçlar ne göstermektedir?

Çalışmanın üçüncü sayfasında aynı giriş görüntüsünün yedi görünümü yer almaktadır:

1. XSim simülasyon dalga biçimi.
2. Kodak veri kümesinden alınan özgün uçak görüntüsü.
3. SHIFT=1 ile posterleştirme.
4. SHIFT=2 ile posterleştirme.
5. Kırmızı kanal çıkarma.
6. Sıcak kırmızı ton işlemi.
7. Sabit kırmızı ton işlemi.

Posterleştirme sonuçları, SHIFT arttığında renk yoğunluğu basamaklarının azalmasını; kırmızı kanal sonucu, yeşil ve mavi bileşenlerin kaldırılmasını; kırmızı ton sonucu ise görüntünün genel olarak daha sıcak görünmesini amaçlamaktadır.

Görseller, işlemlerin çıktı ürettiğini göstermektedir. Ancak değerlendirme tek bir görüntüye dayanmaktadır. Çeşitli aydınlatma, kontrast, renk dağılımı ve çözünürlük özelliklerine sahip çoklu görüntüler kullanılmadığı için algoritmaların farklı görüntü türlerindeki tutarlılığı belirlenememektedir.

Karşılaştırma tablosu ne ölçmektedir?

Çalışmanın karşılaştırma tablosunda önerilen dört işlem; otonom sürüşte sis giderme, tıbbi görüntü iyileştirme, GPU tabanlı görüntü işlemleri ve yeniden yapılandırılabilir FPGA filtreleri üzerine önceki çalışmalarla karşılaştırılmıştır.

Bu karşılaştırma aynı donanım, aynı veri kümesi veya aynı başarı ölçütü üzerinde gerçekleştirilmiş bir performans deneyi değildir. Tablo yalnızca çalışmaların uygulama alanlarını, kullandıkları işlemleri ve bildirilen temel katkıları yan yana getirmektedir.

Önceki çalışmalar arasında parlaklık, kontrast, keskinleştirme, kenar belirleme, kırpma, yakınlaştırma, döndürme, eşikleme, genişletme ve aşındırma gibi çok sayıda işlem bulunmaktadır. Bu nedenle araştırmacıların kendi sistemlerini “daha geniş işlem çeşitliliği” sunan bir yaklaşım olarak tanımlaması, tablodaki işlem sayıları üzerinden nicel olarak kanıtlanmamıştır.

Çalışmanın daha açık biçimde desteklediği katkı, dört temel işlemin aynı MATLAB–Verilog dosya tabanlı çerçevesinde bir araya getirilmesidir. Önceki yöntemlere göre hız, alan, güç veya görüntü kalitesi üstünlüğü gösterilmemiştir.

Bu çalışma gerçek bir FPGA uygulaması mıdır?

Hayır. Araştırmada Verilog HDL kullanılması, tasarımın doğrudan fiziksel bir FPGA üzerinde çalıştırıldığı anlamına gelmemektedir. Verilog hem gerçek donanım üretmek hem de yalnızca davranış simülasyonu yapmak için kullanılabilir.

Çalışmada bildirilen aşama, Vivado XSim üzerinde işlevsel simülasyondur. Aşağıdaki donanım gerçekleştirme adımları raporlanmamıştır:

• Belirli bir FPGA üreticisi, ailesi veya cihaz modeli seçimi.
• RTL sentezi ve yerleştirme-yönlendirme işlemi.
• Arama tablosu, flip-flop, blok RAM veya DSP kullanım miktarı.
• Elde edilen en yüksek saat frekansı.
• Kritik yol veya zamanlama kapanışı.
• Piksel başına gecikme ve veri aktarım hızı.
• Saniyedeki kare sayısı.
• Güç ve enerji tüketimi.
• Kamera, HDMI veya görüntü belleği gibi fiziksel giriş-çıkış bağlantıları.
• FPGA kartı üzerinde alınmış gerçek görüntü çıktısı.

Bu nedenle “donanım hızlandırmalı” veya “gerçek zamanlı” ifadeleri mevcut deneyin doğrudan sonucu olarak değil, Verilog tasarımının ileride sentezlenebilmesine dayanan bir uygulama hedefi olarak yorumlanmalıdır.

Görüntü kalitesi nicel olarak ölçülmüş müdür?

Çalışmada görüntülerin görsel olarak beklenen dönüşümleri gösterdiği belirtilmektedir. Ancak aşağıdaki nicel görüntü ölçütleri raporlanmamıştır:

• Ortalama karesel hata.
• Tepe sinyal-gürültü oranı.
• Yapısal benzerlik indeksi.
• Renk farkı veya renk doğruluğu.
• Histogram değişimi.
• Dosya boyutu veya sıkıştırma oranı.
• MATLAB referans çıktısı ile Verilog çıktısı arasındaki piksel hatası.

Özellikle donanım doğrulamasında, MATLAB tarafından hesaplanan “altın referans” görüntü ile Verilog çıktısının bütün piksellerde otomatik karşılaştırılması güçlü bir doğrulama yöntemi olabilirdi. Çalışma böyle bir hata matrisi veya eşleşen piksel oranı sunmamaktadır.

Türkiye açısından hangi alanlarda değerlendirilebilir?

Çalışma, gelişmiş veya üretime hazır bir görüntü işlemcisinden çok temel bir eğitim örneği niteliğindedir. Türkiye’de elektronik ve haberleşme mühendisliği, bilgisayar mühendisliği, mekatronik ve biyomedikal mühendisliği eğitiminde şu amaçlarla değerlendirilebilir:

• RGB piksel verisinin HDL ortamında temsil edilmesini öğretmek.
• MATLAB ile test verisi hazırlama ve Verilog test düzeneğine aktarma sürecini göstermek.
• Bit kaydırma, doyum aritmetiği ve kanal manipülasyonu gibi temel sayısal tasarım kavramlarını açıklamak.
• Yazılım referans modeli ile donanım modeli arasında doğrulama akışı geliştirmek.
• Daha gelişmiş FPGA görüntü işleme projeleri için başlangıç taslağı oluşturmak.

Endüstriyel kamera sistemleri, savunma elektroniği, tıbbi cihazlar, tarımsal görüntüleme veya otonom araçlar gibi alanlarda kullanılabilmesi için ise daha karmaşık filtreler, gerçek zamanlı görüntü akışı, donanım sentezi, performans ölçümü ve uygulamaya özgü doğrulama gerekmektedir. Çalışma bu alanlarda doğrudan uygulanmış bir sistem sunmamaktadır.

Çalışmanın güçlü yönleri nelerdir?

• Görüntü dosyası hazırlama ile HDL simülasyonunu aynı iş akışında birleştirmektedir.
• Dört temel işlemi matematiksel adımlar ve sözde kod biçiminde açıklamaktadır.
• Posterleştirmede bit kaydırma kullanarak donanıma uygun, basit bir nicemleme yöntemi sunmaktadır.
• Sekiz bitlik RGB kanallarının saat ve eşzamanlama sinyalleriyle işlenmesini göstermektedir.
• Aynı giriş görüntüsü üzerinde bütün dönüşümlerin görsel karşılaştırmasını sunmaktadır.
• Öğrenciler ve başlangıç düzeyindeki HDL geliştiricileri için anlaşılması kolay bir örnek oluşturmaktadır.
• Modüler yapının ileride başka piksel işlemleriyle genişletilebileceğini göstermektedir.

Çalışmanın başlıca sınırlılıkları nelerdir?

• Yalnızca işlevsel simülasyon yapılmış, fiziksel FPGA gerçekleştirmesi sunulmamıştır.
• Kullanılan Vivado ve MATLAB sürümleri belirtilmemiştir.
• Hedef FPGA cihazı veya donanım kartı tanımlanmamıştır.
• Sentez, alan, güç, saat frekansı, gecikme ve veri aktarım hızı sonuçları bulunmamaktadır.
• Gerçek zamanlı çalışma iddiasını doğrulayacak kare/saniye ölçümü yapılmamıştır.
• Yalnızca tek bir Kodak görüntüsü görsel olarak değerlendirilmiştir.
• Giriş görüntüsünün piksel boyutları ve renk biçimi açıkça verilmemiştir.
• MATLAB ile Verilog sonuçları arasında otomatik piksel doğrulaması raporlanmamıştır.
• PSNR, SSIM veya renk farkı gibi görüntü kalitesi ölçütleri kullanılmamıştır.
• Posterleştirmenin sıkıştırma üzerindeki etkisi dosya boyutuyla ölçülmemiştir.
• Sıcak kırmızı ton algoritmasında negatif ve 255 üzerindeki değerlerin nasıl sınırlandığı belirtilmemiştir.
• Şekil 6’daki görsel sonuç ile açıklanan sıcak kırmızı ton formülü arasında açıklanmamış bir görünüm farkı bulunmaktadır.
• Karşılaştırma tablosu ortak deney koşullarına dayalı nicel bir karşılaştırma değildir.
• Kaynak kodu, test dosyaları veya yeniden üretilebilir bir depo bağlantısı verilmemiştir.
• Finansman, çıkar çatışması ve veri erişilebilirliği beyanları bulunmamaktadır.

Çalışma neyi desteklemektedir?

Çalışma, posterleştirme, kırmızı kanal çıkarma ve iki basit renk tonu dönüşümünün sekiz bitlik RGB verileri üzerinde Verilog HDL ile modellenebildiğini desteklemektedir. XSim dalga biçimi ve işlenmiş görüntüler, tasarımın veri okuyup dönüştürülmüş çıkış üretebildiğini göstermektedir.

Ayrıca MATLAB’ın görüntü dosyalarını donanım simülasyonu için hazırlayan, Verilog’un ise piksel işlemlerini yürüten tamamlayıcı araçlar olarak kullanılabileceğini göstermektedir.

Çalışma neyi kanıtlamamaktadır?

• Tasarımın gerçek bir FPGA kartında çalıştığını kanıtlamamaktadır.
• Sistemin gerçek zamanlı video işleyebildiğini göstermemektedir.
• Önerilen işlemlerin önceki FPGA veya GPU çözümlerinden daha hızlı olduğunu göstermemektedir.
• Daha az güç, daha az donanım alanı veya daha düşük gecikme sağladığını kanıtlamamaktadır.
• Posterleştirmenin belirli bir sıkıştırma oranı sağladığını göstermemektedir.
• Dönüşümlerin bütün görüntü türlerinde doğru ve tutarlı çalıştığını kanıtlamamaktadır.
• Tıbbi görüntüleme, otonom sürüş veya uydu görüntülerinde uygulama başarısı sunmamaktadır.
• Verilog çıktılarının MATLAB referansıyla bütün piksellerde birebir eşleştiğini nicel olarak göstermemektedir.

Çalışmanın Yöntemi ve Bulguları

Araştırma tasarımı

Uygulanan işlemler

Posterleştirme parametresinin matematiksel etkisi

Tablodaki düzey sayıları çalışmada verilen bit kaydırma denkleminden matematiksel olarak elde edilmiştir. Çalışmada görsel olarak yalnızca SHIFT=1 ve SHIFT=2 koşulları gösterilmiştir.

Dalga biçimi doğrulaması

XSim ekran görüntüsünde saat, sıfırlama, yatay ve dikey eşzamanlama sinyalleri ile sekiz bitlik renk verileri yer almaktadır. Araştırmacılar, aktif kontrol sinyalleri ve tutarlı RGB çıktıları üzerinden görüntü okuma, işleme ve yazma modüllerinin eşzamanlı çalıştığı sonucuna varmıştır.

Dalga biçimi işlevsel bir doğrulama sunmakla birlikte aşağıdaki nicel değerler raporlanmamıştır:

• Saat frekansı.
• Piksel başlangıç gecikmesi.
• İki geçerli piksel arasındaki çevrim sayısı.
• Bir görüntünün işlenme süresi.
• İşlem hattı dolum ve boşalma gecikmesi.
• Maksimum sürdürülebilir görüntü çözünürlüğü.

Görsel bulgular

• SHIFT=1 posterleştirme, özgün görüntüye göre daha az renk düzeyi üretmiştir.
• SHIFT=2 posterleştirme, SHIFT=1’e göre daha güçlü nicemleme uygulamıştır.
• Kırmızı kanal çıkarma işlemi görüntünün kırmızı bileşenini ayırmıştır.
• Kırmızı ton işlemi genel görüntüye kırmızı ağırlık kazandırmıştır.
• Sıcak kırmızı ton işlemi gri tabanlı bir renk dönüşümü üretmiştir; ancak görsel çıktıdaki bazı renkler açıklanan formülle tam uyumlu görünmemektedir.
• Simülasyon dalga biçimi RGB verilerinin kontrol sinyalleriyle birlikte işlendiğini göstermiştir.

Ölçülmeyen performans değişkenleri

İstatistiksel değerlendirme

Çalışmada tekrar sayısı, istatistiksel test, değişkenlik ölçüsü, güven aralığı veya hata dağılımı bulunmamaktadır. Sonuçlar tek bir test görüntüsündeki simülasyon dalga biçimi ve görsel çıktılar üzerinden değerlendirilmiştir.

Bu nedenle araştırmanın sonucu “algoritmaların işlevsel örnek çıktılar ürettiği” düzeyiyle sınırlandırılmalıdır. Yöntemlerin genel görüntü veri kümelerinde güvenilirliği, görüntü kalitesi veya performans üstünlüğü istatistiksel olarak gösterilmemiştir.

Gelecek çalışma gereksinimleri

Araştırmacılar gelecek çalışmalarda daha karmaşık filtrelerin eklenmesini, çoklu görüntü veri kümelerinin kullanılmasını ve gerçek zamanlı sistemlere ölçeklenebilir dağıtımın incelenmesini önermektedir. Mevcut tasarımın daha güçlü bir doğrulamaya ulaşması için ayrıca şu adımlar gereklidir:

• MATLAB ve Verilog çıktılarının bütün piksellerde otomatik karşılaştırılması.
• Taşma ve alt taşma için açık doyum aritmetiği uygulanması.
• Belirli bir FPGA üzerinde sentez ve zamanlama analizi yapılması.
• Kaynak, güç, gecikme ve kare/saniye değerlerinin raporlanması.
• Farklı çözünürlük ve renk dağılımlarına sahip çok sayıda görüntünün sınanması.
• PSNR, SSIM, renk farkı ve histogram gibi nicel ölçütlerin kullanılması.
• Kamera veya video akışıyla gerçek zamanlı donanım gösterimi yapılması.

Kaynak ve Yöntem Notu

Çalışmanın özgün adı: Design and Simulation of Core Image Processing Techniques Using MATLAB and Verilog

Yazarlar: Bala Sindhuri Kandula; G. Challa Ram; Sangeeta Singh; Subhashini Tata; R. Prameela Devi; M. Aravind Kumar.

Yazar sıralaması: Yayımlanan çalışmada yer aldığı biçimde korunmuştur.

Eş katkı veya eş birinci yazarlık: Belirtilmemiştir.

Sorumlu yazar: Özel bir sorumlu yazar işareti bulunmamaktadır. Çalışmada bütün yazarların e-posta adresleri ayrı ayrı verilmiştir.

Kurumlar: Department of E.C.E. ve Center of Excellence in VLSI Design, S.R.K.R. Engineering College (A); Department of E.C.E., Shri Vishnu Engineering College for Women (A); Department of E.C.E., Vardhaman College of Engineering; Department of E.C.E., SR Gudlavalleru Engineering College; Department of E.C.E., CVR College of Engineering; Department of E.C.E., West Godavari Institute of Science and Engineering.

DOI:10.1109/ICECA66444.2025.11383195

Resmî yayın sayfası:IEEE Xplore belge kaydı

Konferans: 2025 9th International Conference on Electronics, Communication and Aerospace Technology — ICECA 2025.

Konferans tarihi: 5–7 Kasım 2025.

Yayın yılı: 2025.

Yayın platformu: IEEE Xplore.

Özgün yayınevi: Institute of Electrical and Electronics Engineers — IEEE.

Kaynak türü: Konferans bildirisi; MATLAB–Verilog ortak tasarım ve işlevsel simülasyon çalışması.

Hakemlik durumu: IEEE konferans bildirisi olarak yayımlanmıştır. Bireysel hakemlik raporları ve değerlendirme sürecinin ayrıntıları çalışma metninde açıklanmamıştır.

ISBN: DVD sürümü 979-8-3315-9928-7; elektronik konferans kaydı 979-8-3315-9929-4.

Finansman: Çalışmada finansman bilgisi belirtilmemiştir.

Çıkar çatışması: Çalışmada çıkar çatışması beyanı yer almamaktadır.

Veri ve kod erişimi: Verilog kaynak kodları, MATLAB dönüştürme betikleri, hexadecimal test dosyaları veya açık bir yazılım deposu paylaşılmamıştır.

Bu Türkçe açıklama; çalışmanın metni, algoritmaları, denklemleri, simülasyon dalga biçimi, karşılaştırma tablosu ve özgün/işlenmiş görüntüleri incelenerek hazırlanmıştır. Dış kaynaklar yalnızca DOI, konferans tarihi, yayın platformu ve bibliyografik kimliğin doğrulanması amacıyla kullanılmış; çalışmada bulunmayan bilimsel performans sonuçları eklenmemiştir.

Çalışmanın sonuçları, dört temel görüntü işleminin Verilog işlevsel simülasyonuyla sınırlıdır. Fiziksel FPGA uygulaması, donanım sentezi, kaynak kullanımı, güç ölçümü, zamanlama analizi veya gerçek zamanlı video testi yapılmamıştır. Bu nedenle araştırma, üretime hazır bir görüntü işlemcisi olarak değil, daha gelişmiş donanım uygulamalarına temel oluşturabilecek başlangıç düzeyinde bir ortak tasarım çerçevesi olarak değerlendirilmelidir.